(19) 日本国特許庁 (JP)			(12) 特	許	公	報 (E	32)	(11) 特許番号		• • • -
								特許第	56837((P68)	640号 37640)
(45)発行日	令和3年	3月3日(2021.3.3)	I				(24)登録日	令和3年2月15日	1 (2021.	.2.15)
(51) Int.Cl.			FΙ							
HO4N	5/ 3 61	(2011.01)	H	104 N	5/3	61				
HO4N	<i>5/3</i> 74	(2011.01)	H	104 N	5/3	74				
HO4N	5/243	(2006.01)	Н	104 N	5/2	43				
H01L	27/146	(2006.01)	H	101 L	27/146		А			
HO1L	27/144	(2006.01)	Н	101 L	27/1	44	К			
								請求項の数 2	(全 2)	1 頁)
(21) 出願番号		特願2017-58161(P2017-581	161)	(73)特	許権者	f 000209751			
(22) 出願日		平成29年3月23日 (2017.3.23)					池上通信機株:	式会社		
(65) 公開番号		特開2018-160858 (P2018-160858A)					東京都大田区	他上5丁目6番1	16号	
(43) 公開日		平成30年10月11日	² 成30年10月11日 (2018.10.11)			許権者	f 505374783			
審査請求	令和2年3月2日 (2	020.3.2)				国立研究開発	法人日本原子力研	肝究開発	櫿機構	
							茨城県那珂郡	東海村大字舟石リ	765	番地
(出願人による申告)国等の委託研究の成果に係る特許							1			
出願(平成28年度経済産業省「発電用原子炉等安全対」					(73) 特	許権者	f 508261493			
策高度化技術基盤整備事業(特殊環境下で使用可能な監							株式会社ブル	ックマンテクノロ	コジ	
視システム高度化)」委託研究、及び委託研究の一部「							静岡県浜松市	中区大工町125	5番地	
耐放射線性カメラ及び水中無線伝送に関する要素技術制				技術開	(74) 代	理人	110001243			
発」、産業技術力強化法第19条の適			目を受ける	特許出			特許業務法人	谷・阿部特許事	事務所	
願)			(72) 発	明者	加藤真一		_			
							東京都大田区	他上5丁目6番〕 ····	16号	池上
							通信機株式会社	社内		
								最終	冬貞 に紛	もく

(54) 【発明の名称】 撮像装置

(57)【特許請求の範囲】

【請求項1】

複数の画素を有し、該複数の画素のそれぞれの画素がPG(フォトゲート)型CMOS 撮像素子で構成された、固体撮像部と、

前記 P G 型 C M O S 撮像素子を遮光した状態で得られた電圧レベルに基づいて暗電流の 検出をする暗電流検出手段と、

前記暗電流検出手段で暗電流を検出した場合に、前記固体撮像部の前記複数の画素を構成する前記PG型CMOS撮像素子のPG電圧を制御することにより暗電流を抑制するPG電圧制御手段と、

前記暗電流検出手段で暗電流を検出しなかった場合に、前記固体撮像部の前記PG型C MOS撮像素子を遮光しない状態で得られた電圧レベルに基づいて補正係数を決定する補 正係数決定手段と、

前記固体撮像部の前記 P G 型 C M O S 撮像素子のそれぞれから出力される電圧レベルを 、前記決定した補正係数を用いて補正することによって、最終的に出力される映像信号の 輝度階調を制御する輝度階調制御手段とを備え、

前記 P G 電圧制御手段は、 P G 電圧を所定値だけ変更したときに変動する<u>飽和電荷量レ</u> <u>ベル</u>に応じた P G 電圧に設定する

ことを特徴とする撮像装置。

【請求項2】

前記暗電流検出手段は、前記PG型CMOS撮像素子を遮光した状態で得られた電圧レ 20

ベルの平均値を算出し、該平均値が所定範囲内である場合は暗電流を検出しなかったと判 断し、該平均値が所定範囲を超えた場合は暗電流を検出したと判断する

ことを特徴とする請求項1の撮像装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は撮像装置に関し、詳細には、耐放射線性のある撮像装置に関する。

【背景技術】

[0002]

原子力関連施設の過酷事故発生時等に原子炉建屋内を監視するためには、ガンマ線放射 10 量が高い線量下においても映像を取得することが可能な耐放射線性のある撮像装置が必要 となる。

【0003】

従来から、ガンマ線環境下において使用可能な耐放射線性のある撮像装置は存在するが 、経時的に画質が低下していく傾向がある。画質低下は具体的には画面全体に発生するノ イズが主な原因であると考えられる。発生したノイズはガンマ線照射時間の経過に伴い増 加し、やがて映像信号レベルを超えることで、被写体を観測できなくなる。これは、撮像 装置の部品の中で、特にCMOS撮像素子はガンマ線の遮蔽を行うことが困難なため、ガ ンマ線に曝されたCMOS撮像素子によるガンマ線吸収線量の増加に伴い画質が低下する ものと考えられる。

【0004】

画質の低下は暗電流増大によるものであるが、その理由として以下が推測されている。 ガンマ線によりCMOS撮像素子内の半導体層上部にある酸化膜中に水素イオンが発生し 、酸化膜中を拡散して半導体界面に到達し、界面の暗電流を抑えていた水素原子を奪って 水素ガスとして放散するため、フォトダイオードが形成されている半導体界面は活性化し て大きな暗電流を発生すると考えられている。

[0005]

このように暗電流増加はガンマ線の吸収線量増加にしたがって、フォトダイオード上面 に存在する厚い酸化膜中に水素イオンが発生し、フォトダイオードが形成された半導体界 面に拡散することによると考えられる。このような考察の下、光電変換部を単なるフォト ダイオードではなく、薄い酸化膜を介してゲート電極(透明電極)を形成した構成として 、このゲート電圧を調整することによって半導体界面の活性化を大幅に低減できるように したPG(フォトゲート)型COMS撮像素子が提案されている(特許文献1)。

【先行技術文献】
【特許文献】
【9006】
【特許文献1】国際公開第2016/013227号公報
【発明の概要】
【発明が解決しようとする課題】

[0007]

しかしながら、実際にこうしたPG型のCMOS撮像素子を用いた撮像装置により映像 信号を取得したところ、暗電流を単に抑制するだけでは、依然として画像が不鮮明な領域 が存在することが明らかになった。かかる原因について本発明者らが検討したところ、P G型CMOS撮像素子のPG電圧を制御することによって暗電流を抑制する際に、PG型 CMOS撮像素子の感度や飽和電荷量も低下してしまう結果、ダイナミックレンジが低下 してしまうためであることがわかった。この問題についてさらに検討したところ、飽和電 荷量の低下とのバランスをとりながらPG電圧の制御により暗電流の抑制を図りつつ、輝 度レベルを補正することによってダイナミックレンジを調整する手法により良好な画質を 維持できることを見出し本発明に至った。本発明の課題は、放射線環境下においても、良 好な画像を撮像可能な撮像装置を提供することにある。 20

40

【課題を解決するための手段】

[0008]

上記の課題を解決するために、一実施形態に記載された発明は、複数の画素を有し、該 複数の画素のそれぞれの画素がPG(フォトゲート)型CMOS撮像素子で構成された、 固体撮像部と、前記PG型CMOS撮像素子を遮光した状態で得られた電圧レベルに基づ いて暗電流の検出をする暗電流検出手段と、前記暗電流検出手段で暗電流を検出した場合 に、前記固体撮像部の前記複数の画素を構成する前記PG型CMOS撮像素子のPG電圧 を制御することにより暗電流を抑制するPG電圧制御手段と、前記暗電流検出手段で暗電 流を検出しなかった場合に、前記固体撮像部の前記PG型CMOS撮像素子を遮光しない 状態で得られた電圧レベルに基づいて補正係数を決定する補正係数決定手段と、前記固体 撮像部の前記PG型CMOS撮像素子のそれぞれから出力される電圧レベルを、前記決定 した補正係数を用いて補正することによって、最終的に出力される映像信号の輝度階調 制御する輝度階調制御手段とを備え、前記PG電圧制御手段は、PG電圧を所定値だけ変 更したときに変動する飽和電荷量のレベルに応じたPG電圧に設定することを特徴とする 撮像装置。

【図面の簡単な説明】

[0009]

【図1】本実施形態の撮像装置の概略構成を示す図である。

【図2】本実施形態の固体撮像部の画素領域について説明するための図である。

【図3】PG型CMOS撮像素子の光電変換領域の構成例を示す平面図である。

- 【図4】PG型CMOS撮像素子の光電変換領域の構成例を示す断面図である。
- 【図5】図4の断面図に示した構成に対応したポテンシャルプロファイルとこのポテンシャルプロファイル中の信号電荷の移動を説明する図である(リセット電圧VRD=高とした場合)。
- 【図6】固体撮像部の各画素を構成するPG型CMOS撮像素子の論理回路を示す図である。
- 【図7】4つの単位画素を2×2のマトリクス状に2次元配列した平面構造例を示す図で ある。

【図8】本実施形態の撮像装置の制御手法を説明するフロー図である。

- 【図9】PG電圧調整の流れを示すフロー図である。
- 【図10】 PG電圧制御を説明する図である。

【図11】輝度階調調整を説明する図である。

【図12】第2の実施形態の撮像装置の構成例を示すブロック図である。

【図13】冷却手段の効果を示す図である。

【図14】第3の実施形態の撮像装置の構成例を示すブロック図である。

【発明を実施するための形態】

[0010]

以下、本発明の実施の形態について、詳細に説明する。

[0011]

図1は本実施形態の撮像装置の概略構成を示す図である。本実施形態の撮像装置は、複 40 数の撮像素子で構成される固体撮像部1と、暗電流検出手段2と、輝度階調制御手段3と 、映像信号検出手段4と、映像信号適正化手段5と、PG電圧制御手段6とを備えて構成 される。

【0012】

本実施形態の撮像装置では、ガンマ線の照射下に曝されることにより増加する暗電流を PG(フォトゲート)電圧によって抑えることができるPG型CMOS撮像素子(光検出 素子)を各画素として構成した固体撮像部1として用い、暗電流抑制のためのPG電圧の 印加に伴い変化してしまう感度および飽和容量の影響を測定し、測定した値に応じて輝度 領域ごとに異なる係数を決定し、決定した係数を用いて固体撮像部1から出力された電圧 レベルを輝度領域ごとに異なる係数で補正することにより、映像信号として良好な画質を

20

維持している。

【0013】

暗電流検出手段2は、固体撮像部1の遮光した画素領域にある撮像素子から出力される 電圧レベルに基づいて暗電流の検出をして、暗電流を検出した旨を映像信号適正化手段に 通知する。

【0014】

ここで固体撮像部の画素領域について説明する。図2は、本実施形態の固体撮像部の画 素領域について説明するための図である。固体撮像部1は、それぞれが画素となる複数の 撮像素子で構成されており、図2に示すように有効画素領域101と遮光画素領域102 とを有する。有効画素領域101は、光を受光する領域であるが、遮光画素領域102は 常時遮光した状態となる領域である。暗電流検出手段2は、遮光画素領域102の全部ま たは一部の撮像素子からの出力を測定することにより、暗電流の検出を行っている。なお 、遮光画素領域102と有効画素領域101とでガンマ線の吸収量は実質的に同じと考え られる。遮光画素領域102面上には遮光材料が存在するが、密度と厚みはほとんどない ので、ガンマ線を遮断する量は微々たるものであるからである。また、もしも吸収量に差 があるとしても、両者の吸収量の割合を相対的に判断できるため、常時遮光状態の遮光画 素領域102を暗電流検出のために用いても問題ない。

【0015】

図1に戻って、映像信号検出手段4は、固体撮像部1の各画素から出力される電圧レベ ルを取得して映像信号を検出する。映像信号検出手段4は、図2で示される固体撮像部1 20 の有効画素領域101および遮光画素領域102の撮像素子から出力された電圧レベルを 検出することができる。

[0016]

映像信号適正化手段5は、暗電流検出手段2から暗電流を検出した旨の通知を受けると、PG電圧の制御量を決定してPG電圧制御手段6にPG電圧の制御を指示する。また映像信号適正化手段5は、映像信号検出手段4で検出した電圧レベルに基づいてPG電圧制御の結果低下した画質を補正する基準となる係数を算出する。

【0017】

PG電圧制御手段6は、映像信号適正化手段5で決定された制御量に基づいて固体撮像 部1のPG電圧を制御する。

【0018】

輝度階調制御手段3は、映像信号適正化手段5で算出された基準となる係数に基づいて 輝度領域ごとの係数を決定し、固体撮像部1から出力される電圧レベルを輝度領域ごとの 係数で補正する。

【0019】

固体撮像部1を構成する撮像素子としては、PG電圧を調整することにより暗電流を抑 制することができるPG型CMOS撮像素子を用いることができ、PG型CMOS撮像素 子は例えば特許文献1に記載のものを用いることができる。ここでPG型CMOS撮像素 子の構成例について説明する。図3、4は、PG型CMOS撮像素子の光電変換領域の構 成例を示す図であり、図3は平面図、図4は断面図である。図3及び図4に示すように、 PG型CMOS撮像素子は、第1導電型(p型)の半導体からなる基体領域11と、基体 領域11の上面に接して設けられたゲート絶縁膜23と、ゲート絶縁膜23に接して基体 領域11の上部に環状(図3の平面図においてリング状)に埋め込まれた第2導電型(n 型)の電荷生成埋込領域13と、電荷生成埋込領域13の内径側の位置の基体領域11の 上部に環状に埋め込まれた、電荷生成埋込領域13よりも高不純物密度の第2導電型の電 荷読出領域15点と、電荷読出領域15点から離間し、電荷読出領域15点の内径側 に埋め込まれた、電荷生成埋込領域13よりも高不純物密度の第2導電型の可セットドレ イン領域16点と、電荷生成埋込領域13の上方となるゲート絶縁膜23上に環状に設 けられた透明電極21点と、電荷読出領域15点とリセットドレイン領域(RD)16

50

10

30

電極(RX)22国とを備えている。図3に示すように、電荷生成埋込領域13に電荷 読出領域15国が接している。

【0020】

図3の平面図では、環状のトポロジーの一例として、透明電極(PG)21。及びリ セットゲート電極(RX)22。の外径側及び内径側の形状が共に八角形をなす連続帯 の形状を示したが、図3のトポロジーに限定されるものではない。 【0021】

PG型CMOS撮像素子は、図4に示すように、いわゆるフォトゲート(PG)として 外側に透明電極21点が環状に配置され、透明電極21回のパターンの内側に電荷読出 領域15点が配置されている。実際には製造プロセス上の熱工程に依存して、図3の平 面図に破線で示すように、透明電極21向の内径線より外側の領域に電荷読出領域15 』の外径線が位置する平面パターンとなるように、電荷読出領域15』を構成する第2 導電型の不純物元素がマスクレベルで決まるパターンの境界位置よりも横方向に熱拡散し ていてもよい。同様に、図3の平面図において、電荷読出領域15回の内側には、環状 のリセットゲート電極22回が配置されているが、破線で示すように、リセットゲート 電極22回の外径線より内側の領域に電荷読出領域15回の内径線が位置する平面パタ ーンとなるように、電荷読出領域15両を構成する第2導電型の不純物元素がマスクレ ベルで決まるパターンの境界位置よりも横方向に熱拡散していてもよい。対応する図4の 断面図では、電荷読出領域15回の横方向端部が、透明電極21回の内側端部及びリセ ットゲート電極22週の外側端部とオーバーラップしていることが示されている。電荷 読出領域150の内側には、環状のリセットゲート電極220を設けることで、ゲート 形状が方形の一般のトランジスタでは避けられない、チャネル側壁酸化膜境界での放射線 照射によるオフ時のリーク電流も抑圧することが可能となる。

【0022】

図3の平面図において、リセットゲート電極22回の内側にはリセットドレイン領域 16回が配置されているが、破線で示すように、リセットゲート電極22回の内径線よ リ外側の領域にまでリセットドレイン領域16回の外径線が位置する平面パターンとな るように、リセットドレイン領域16回を構成する第2導電型の不純物元素がマスクレ ベルで決まるパターンの境界位置よりも横方向に熱拡散していてもよい。対応する図3の 断面図では、リセットドレイン領域16回の横方向端部が、リセットゲート電極22回 の内側端部とオーバーラップしていることが示されている。

図4に示すように、リセットゲート電極22点の直下となる基体領域11の上部には 、第1導電型で、基体領域11よりも高不純物密度のウェル領域12が配置されている 。平面パターンの図示を省略しているが、ウェル領域12はリセットドレイン領域16 。を囲むように八角形に配置され、ウェル領域120の外径線は、平面パターン上、電荷 読出領域150の外径線と内径線の間に挟まれた八角形の形状をなしている。図3の断 面図では、ウェル領域120はリセットドレイン領域160の側面及び底面の全体を囲む ように配置され、ウェル領域1200側面が電荷読出領域150の底面に接していること が分かる。なお、ウェル領域120の外径線は透明電極210の内径線とは離れるのが望 ましい。

【0024】

図4に示すPG型CMOS撮像素子では、ウェル領域12%をp型の半導体領域で構成 しているので、リセットゲート電極22%、ゲート絶縁膜23、ウェル領域12%、電荷 読出領域15%及びリセットドレイン領域16%とからなるnMOSトランジスタでリ セットトランジスタを構成している。そして、リセットゲート電極22%に印加する電 圧により、電荷読出領域15%に蓄積された電荷をリセットドレイン領域16%へ排出 し、電荷読出領域15%に蓄積されている電荷をリセットする。

【0025】

図4の断面図の両側の端部側に示されるように、透明電極21回の外側には第1導電

40

50

30

10

型で、基体領域11よりも高不純物密度の素子分離領域12。が電荷生成埋込領域13を 囲むように配置されている。更に素子分離領域12。の表面には第1導電型で、素子分離 領域12。よりも高不純物密度のチャネルストップ領域17が配置されている。図3の平 面図に破線で示すように、製造プロセス上の熱工程に依存して、透明電極21。の外径 線より内側の領域に素子分離領域12。の内径線が位置する平面パターンとなるように、 素子分離領域12。を構成する第1導電型の不純物元素がマスクレベルで決まるパターン の境界位置よりも横方向に熱拡散していてもよい。

【0026】

素子分離領域12。の内径線が、透明電極21回の外径線より等間隔で内側に位置する 平面パターンとなることで、素子分離領域12。の内径線は閉じた幾何学形状をなしてい る。一方、チャネルストップ領域17の内径線は、透明電極21回の平面パターンを囲 んでおり、チャネルストップ領域17の内径線も閉じた幾何学形状をなしている。透明電 極21回の外側に素子分離領域12。を配置することで、透明電極21回の直下に構成 される電荷生成埋込領域13の周辺部での暗電流の発生を抑えることが可能となる。 【0027】

平面パターンの図示を省略しているが、基体領域11の表面側に配置される電荷生成埋 込領域13のトポロジーも閉じた幾何学形状である。即ち、電荷生成埋込領域13の外径 線は、図3では素子分離領域120の内径線と共通となる八角形の形状をなす線であり、 電荷生成埋込領域13の内径線は、図3の平面パターン上、電荷読出領域150の外径 線と内径線の間を通る八角形の形状をなしている。このように、基体領域11の表面側に 環状で八角形の電荷生成埋込領域13が形成され、この環状で八角形の電荷生成埋込領域 13の上に薄いゲート絶縁膜23を介して、環状で八角形の透明電極210が設けられ ている。

【0028】

透明電極21%は、燐(P)、砒素(As)等の第2導電型の不純物をドープした多 結晶シリコン(以下において「ドープドポリシリコン」という。)膜等で形成すれば、透 明電極21%と電荷読出領域15%との境界を自己整合的に定めることが可能であるの で製造プロセス上便利であるが、酸化錫(SnO%)、錫(Sn)を添加した酸化インジ ウム(ITO)、アルミニウム(A1)を添加した酸化亜鉛(AZO)、ガリウム(Ga))を添加した酸化亜鉛(GZO)、インジウム(In)を添加した酸化亜鉛(IZO)等 の酸化物薄膜(透明導電性酸化物)を用いてもよい。

[0029]

リセットゲート電極22%についても、第2導電型の不純物をドープしたドープドポ リシリコンを用いれば、リセットゲート電極22%と電荷読出領域15%との境界、及 びリセットゲート電極22%とリセットドレイン領域16%との境界を自己整合的に定 めることが可能であるので好適である。

[0030]

PG型CMOS撮像素子においては、PG電極である透明電極21点に負電圧(PG 電圧)を印加すると、透明電極21点がゲート絶縁膜23を介して電荷生成埋込領域1 3の表面に及ぼす表面ポテンシャルが、電荷生成埋込領域13の表面に電荷生成埋込領域 40 13の少数キャリアとなる電荷でピニングされる。

例えば、電荷生成埋込領域13がn型であれば、少数キャリアは正孔(ホール)である ので、 透明電極21回の直下のゲート絶縁膜23と半導体との界面、即ち、電荷生成埋 込領域13の表面に多量の正孔(ホール)による反転層14が形成され、少数キャリアで ある正孔で表面電位がピニングされる。正孔でピニングされることにより、ゲート絶縁膜 23と半導体との界面の界面準位が不活性化される。逆に、電荷生成埋込領域13がp型 であれば、少数キャリアは電子であるので、透明電極21回の直下のゲート絶縁膜23 と半導体との界面、即ち、電荷生成埋込領域13の表面に多量の電子による反転層14を 形成して、電子で表面電位がピニングされる。界面に電子でピニングされることにより、

50

10

20

ゲート絶縁膜23と半導体との界面の界面準位が不活性化される。そして、第1の実施形態に係るPG型CMOS撮像素子に対し、ガンマ線が照射された場合は、薄いゲート絶縁膜23中にも正孔が発生するが、膜厚が薄いためゲート絶縁膜23中に生成される正孔の絶対量は僅かである。

【0032】

図5は、図4の断面図に示した横方向の位置に対応して、外側の素子分離領域12.から、電荷生成埋込領域13、電荷読出領域15.、リセットゲート電極22.、を経て中央のリセットドレイン領域16.に至る中心対称のプロファイルとなるポテンシャル分布の例を示した図である。図5の中央の井戸の底において符号RDで示したレベル、即ち図5において左上がりの破線からなる斜線のハッチングで示した上端のレベルが、リセ 10ットドレイン領域16.0の電圧であるリセット電圧VRDとなる。

【0033】

第1の実施形態に係るPG型CMOS撮像素子においては、図5に示すように、透明電 極21点の直下のチャネルの空乏化電位は電荷読出領域15点の電位より浅くなってお り、透明電極21点の直下のチャネル部分で光電変換された電荷は、常時、電荷読出領 域15点に転送される。即ち、図5に示したポテンシャル分布の形状に従って、透明電 極21点の直下の電荷生成埋込領域13で発生した信号電荷(電子)は、図5の中心方 向に向かう矢印で示すように、常時、電荷生成埋込領域13から内側の電荷読出領域15 点に搬送される。

【0034】

図5において、転送され電荷読出領域15に蓄積された電荷は、右上がりの実線からなる斜線のハッチングで示されている。図5に示すようなポテンシャル分布のプロファイルを実現することにより、第1の実施形態に係るPG型CMOS撮像素子の電荷読出領域15回の容量を小さくでき、信号電荷による変換ゲインを高めることができる。したがって、第1の実施形態に係るPG型CMOS撮像素子の電圧感度を高めることが可能となる。

[0035]

透明電極210の直下の電荷生成埋込領域13で光電変換された電荷は、電荷読出領域150に一定期間蓄積後、電荷読出領域150の信号レベルを読み取り、次いでリセット動作によりリセットレベルを読むようにできる。図5では、変換ゲインを大きくするため、信号電荷を電荷読出領域150のみに蓄積する動作としたが、用途によっては変換ゲインを小さくして大きな信号電荷量を扱うようにすることも有用である。

【 0 0 3 6 】

なお、図4にその断面の構造を例示的に示す第1の実施形態に係るPG型CMOS撮像 素子では、「基体領域11」として、第1導電型(p型)の半導体基板(Si基板)を用 いる場合を例示しているが、半導体基板の代わりに、第1導電型の半導体基板上に、半導 体基板よりも低不純物密度の第1導電型のエピタキシャル成長層を形成して、エピタキシ ャル成長層を基体領域11として採用してもよく、第2導電型(n型)の半導体基板上に 、第1導電型(p型)のエピタキシャル成長層を形成して、エピタキシャル成長層を基体 領域11として採用してもよく、SOI構造の第1導電型の半導体層(SOI層)を基体 領域11として採用してもよい。

【0037】

第1の実施形態に係るPG型CMOS撮像素子は、ゲート絶縁膜23としてシリコン酸 化膜を用いた単なるMOS型のトランジスタだけに限定されるものではない。即ち、第1 の実施形態に係るPG型CMOS撮像素子のゲート絶縁膜23としては、シリコン酸化膜 の他、ストロンチウム酸化物(SrO)膜、シリコン窒化物(Si₃N₄)膜、アルミニウ ム酸化物(Al₂O₃)膜、マグネシウム酸化物(MgO)膜、イットリウム酸化物(Y₂ O₃)膜、ハフニウム酸化物(HfO₂)膜、ジルコニウム酸化物(ZrO₂)膜、タンタ ル酸化物(Ta₂O₃)膜、ビスマス酸化物(Bi₂O₃)膜のいずれか1つの単層膜或いは これらの複数を積層した複合膜等を使用して、MIS型のトランジスタを構成してもよい

40

。但し、これらゲート絶縁膜材料としては、放射線に対して耐性があることが前提となる 。

【 0 0 3 8 】

本実施形態の撮像装置において、固体撮像部1は、各画素となる図3、4に示した撮像 素子が複数並列されて構成されている。かかる固体撮像部1の構成について説明する。図 6は固体撮像部1の各画素を構成するPG型CMOS撮像素子の論理回路を示す図であり 、図7は4つの単位画素を2×2のマトリクス状に2次元配列した平面構造例を示す図で ある。

[0039]

図6に示すように、PG型CMOS撮像素子の読み出し電極15には、増幅トランジス 10 タQAを介して画素選択トランジスタTSが接続されている。画素選択トランジスタTS のゲート電極に選択信号SLが入力されることにより、読み出し電極15の値が垂直信号 線Bから読み出される。また、読み出し電極15には、リセットゲートRX22を介して リセットドレインRD16が接続されており、リセットゲートRX22に電圧を印加する ことによって、読み出し電極15に溜まった電荷をリセットドレインRX22から排出す ることができる。

【0040】

固体撮像部1は、図3及び図4に示した構造のPG型CMOS撮像素子を単位画素とし、多数の単位画素をマトリクス状に2次元配列すれば、本発明の第1の実施形態に係る固体撮像部1(2次元イメージセンサ)のピクセルアレイ領域を実現できる。説明の便宜上 20、ピクセルアレイ領域を構成する多数の単位画素のうち、図7では、4つの単位画素を2 ×2のマトリクス状に2次元配列した平面構造によって、第1の実施形態に係る固体撮像 装置を模式的に説明する。即ち、図7に示す第1の実施形態に係る固体撮像装置は、左上 の(i,j)番目の画素、右上の(i,j+1)番目の画素、左下の(i-1,j)番目 の画素及び右下の(i-1,j+1)番目の画素によって、2×2のマトリクス構造を構 成しているピクセルアレイ領域の一部の領域における平面パターンの一例を示したもので ある。

【0041】

ピクセルアレイ領域は、例えば、方形状の撮像領域を構成している。ピクセルアレイ領域の周辺には周辺回路部が配置され、ピクセルアレイ領域と周辺回路部とが同一の半導体 30 チップ上に集積化されている。周辺回路部には、 水平シフトレジスタ、垂直シフトレジ スタ及びタイミング発生回路等が含まれている。

【0042】

より具体的には、例えば、方形状のピクセルアレイ領域の下辺部に図7において水平方 向に示した画素行の方向に沿って水平シフトレジスタを設けたレイアウト設計が可能であ る。この場合、例えば、ピクセルアレイ領域の左辺部には、図7において垂直方向に示し た画素列の方向に沿って垂直シフトレジスタを設け、垂直シフトレジスタ及び水平シフト レジスタには、タイミング発生回路を接続するようにすればよい。

【0043】

図7では2本のみが例示されているが、各画素列毎に、垂直信号線 B₁, B₁, が 40 設けられる。そして、図7の配置の、それぞれの垂直信号線 B₁, B₁, の上方ない し下方の一端には、定電流負荷となるMOSトランジスタが接続され、画素内のMOSト ランジスタQA₁等とソースフォロワ回路を形成し、垂直信号線 B₁等に画素信号を出力 する。そして、それぞれの垂直信号線 B₁, B₁, の定電流負荷と同じ側ないし反対 側の一端には、カラム処理回路が接続されている。それぞれのカラム処理回路には、ノイ ズキャンセル回路及びA / D変換回路が含まれている。ノイズキャンセル回路は、相関 2 重サンプリング(CDS: Correlated Double Sampling)等により構成すればよい。 【0044】

図 7 の左上に示す第 1 の実施形態に係る固体撮像装置を構成する(i,j)番目の画素の断面構造は、図 3 に示した P G 型 C M O S 撮像素子を単位画素とするものであるから、 50

図4に示したPG型CMOS撮像素子の断面構造と同様である。よって、図7の平面図に は図3に示した基体領域11、ゲート絶縁膜23及び電荷生成埋込領域13等が表現され ていないが、(i,j)番目の画素の断面構造は、基本的に図3に示した断面構造と全く 同様である。

【0045】

即ち、図7の左上に示す第1の実施形態に係る固体撮像装置を構成する(i,i)番目 の画素は、第1導電型の半導体からなる基体領域(図示省略)と、基体領域の上面に接し て設けられたゲート絶縁膜(図示省略)と、ゲート絶縁膜に接して基体領域の上部に環状 に埋め込まれた第2導電型の電荷生成埋込領域(図示省略)と、電荷生成埋込領域の内径 側の位置の基体領域の上部に環状に埋め込まれた、電荷生成埋込領域よりも高不純物密度 10 の第2導電型の電荷読出領域15回と、電荷読出領域15回から離間し、電荷読出領域 15。の内径側に埋め込まれた、電荷生成埋込領域よりも高不純物密度のリセットドレ イン領域16屆と、電荷生成埋込領域13の上方となるゲート絶縁膜上に環状に設けら れた透明電極21県と、電荷読出領域15県とリセットドレイン領域16県との間の 基体領域の上方となるゲート絶縁膜上に設けられたリセットゲート電極22』とを備え る。図7では図示を省略しているが、図3に示した断面構造と同様に、電荷生成埋込領域 に電荷読出領域1 5回が接しており、リセットゲート電極2 2回の直下となる基体領域 の上部には、第1導電型で、基体領域よりも高不純物密度のウェル領域12」が配置され ている。図3に示した断面構造と同様に、透明電極21回の外側には第1導電型で、基 体領域よりも高不純物密度の素子分離領域が電荷生成埋込領域13を囲むように配置され 20 ている。更に素子分離領域の表面には第1導電型で、素子分離領域よりも高不純物密度の チャネルストップ領域17が配置されている。

【0046】

同様に、図7の右上に示すように、2次元マトリクス中の(i,j+1)番目の画素は 、第1導電型の基体領域と、基体領域の上面に接して設けられたゲート絶縁膜と、ゲート 絶縁膜に接して基体領域の上部に環状に埋め込まれた第2導電型の電荷生成埋込領域と、 電荷生成埋込領域の内径側に埋め込まれた電荷生成埋込領域よりも高不純物密度の第2導 電型の電荷読出領域15県と、電荷読出領域15県から離間し電荷読出領域15 ☆の内径側に埋め込まれた、電荷生成埋込領域よりも高不純物密度のリセットドレイン 領域16贏と、電荷生成埋込領域13の上方となるゲート絶縁膜上に環状に設けられ た透明電極21歳と、電荷読出領域15歳とリセットドレイン領域16歳との 間の上方に設けられたリセットゲート電極22峠とを備える。図3の構造と同様に、 電荷生成埋込領域に電荷読出領域15吨が接しており、リセットゲート電極22吨 の下方には、第1導電型で基体領域よりも高不純物密度のウェル領域12が配置され、 更に、透明電極21…の外側には第1導電型で基体領域よりも高不純物密度の素子分 離領域が電荷生成埋込領域13を囲むように(i,i)番目の画素等の他の画素の領域か ら連続した領域として配置されている。そして、素子分離領域の表面には第1導電型で素 子分離領域よりも高不純物密度のチャネルストップ領域17が、(i,j)番目の画素等 の他の画素の領域から連続した領域として配置されている。

【0047】

又、図7の左下に示すように、2次元マトリクス中の(i - 1, j)番目の画素は、第 1 導電型の基体領域と、基体領域の上面に接して設けられたゲート絶縁膜と、ゲート絶縁 膜に接して基体領域の上部に埋め込まれた第2導電型の電荷生成埋込領域と、電荷生成埋 込領域の内径側に埋め込まれた、電荷生成埋込領域よりも高不純物密度の第2導電型の電 荷読出領域15mgと、電荷読出領域15mgの内径側に埋め込まれた、電荷生成埋込 領域よりも高不純物密度のリセットドレイン領域16mgと、電荷生成埋込領域13の 上方に設けられた透明電極21mgと、電荷読出領域15mgとリセットドレイン領域 16mgとの間の上方に設けられたリセットゲート電極22mgとを備える。図3の構 造と同様に、電荷生成埋込領域に電荷読出領域15mgが接しており、リセットゲート 電極22mgの下方には、第1導電型で基体領域よりも高不純物密度のウェル領域12mg 40

が配置され、更に、透明電極21000外側には第1導電型で基体領域よりも高不純物密度の素子分離領域が電荷生成埋込領域13を囲むように(i,j)番目の画素等の他の画素の領域から連続した領域として配置されている。そして、素子分離領域の表面には第1導電型で素子分離領域よりも高不純物密度のチャネルストップ領域17が(i,j)番目の画素等の他の画素の領域から連続した領域として配置されている。 【0048】

更に、図7の右下に示すように、2次元マトリクス中の(i - 1, j + 1)番目の画素 は、第1導電型の基体領域と、基体領域の上面に接して設けられたゲート絶縁膜と、ゲー ト絶縁膜に接して基体領域の上部に埋め込まれた第2導電型の電荷生成埋込領域と、電荷 生成埋込領域の内径側に埋め込まれた、電荷生成埋込領域よりも高不純物密度の第2導電 10 型の電荷読出領域15両と、電荷読出領域15両の内径側に埋め込まれた、電 荷生成埋込領域よりも高不純物密度のリセットドレイン領域16回と、電荷生成埋 込領域13の上方に設けられた透明電極21回と、電荷読出領域15回とリセ ットドレイン領域16両との間の上方に設けられたリセットゲート電極22面 とを備える。図3の構造と同様に、電荷生成埋込領域に電荷読出領域15回が接し ており、リセットゲート電極22回回の下方には、第1導電型で基体領域よりも高不 純物密度のウェル領域12⊣が配置され、更に、透明電極21⊣⊫の外側には第1導 電型で基体領域よりも高不純物密度の素子分離領域が電荷生成埋込領域13を囲むように 、(i- 1 , j)番目の画素及び(i , j + 1)番目の画素等の他の画素の領域から連続 した領域として配置されている。そして、素子分離領域の表面には第1導電型で素子分離 20 領域よりも高不純物密度のチャネルストップ領域17が(i-1,i)番目の画素及び(i,j+1)番目の画素等の他の画素の領域から連続した領域として配置されている。 【0049】

図 7 に示すように、 2 次元マトリクス中の(i , j) 番目の画素の電荷読出領域 1 5 □には、コンタクトホール31□を介して右下方向に向かう表面配線32□の一方の端 部が接続され、表面配線32頃の他方の端部には、読出回路部29頃の増幅トランジス タ(信号読出トランジスタ)QA回のゲート電極が接続されている。即ち、図7に示す 回路構成では、電荷読出領域15%は、リセットトランジスタのソース領域として機能 しているので、電荷読出領域15回に増幅トランジスタQA回のゲート電極とリセット トランジスタTR』のソース領域が接続されていることになる。なお、図7に示した表 面配線32回は、模式的な等価回路上の例示的表示であって、現実には図7に示すよう な右下方向に向かう配線である必要はない。例えば、多層配線構造を利用して、配線レベ ルの異なる互いに直交する表面配線(金属配線)で実現してもよい。即ち、互いに直交す る表面配線の間に層間絶縁膜を介し、上下の表面配線を層間絶縁膜を貫通するコンタクト プラグ等で結合した構成で実現してもよい。即ち、半導体チップ上のレイアウト設計の要 求に従って、任意のトポロジーの表面配線32□が採用可能である。増幅トランジスタ QAIのソース領域には画素選択トランンジスタ(スイッチングトランジスタ)TSI のドレイン領域が接続され、増幅トランジスタQA。のドレイン領域には電源配線V... が接続されている。画素選択トランンジスタTS』のソース領域には、 i番目の列に沿 って配列された垂直信号線 B が接続され、画素選択トランンジスタT S のゲート電極 には、垂直シフトレジスタから i 行目の選択信号SL(i)が入力される。電荷読出領域 15回に転送された電荷量に相当する電圧によって、増幅トランジスタQA回で増幅さ れた出力が、画素選択トランンジスタTS。を介して垂直信号線Bに出力される。

図7において、読出回路部29歳を示す八角形の外径線は、増幅トランジスタQA 及び画素選択トランンジスタTS歳を形成するためのフィールド絶縁膜領域の外側境界 を示す。読出回路部29歳の中の増幅トランジスタQA の活性領域及び画素選択トラ ンンジスタTS歳の活性領域との間にはフィールド絶縁膜に相当する厚い酸化膜が形成 される。透明電極21歳のパターンが配置された基体領域の表面と読出回路部29歳の パターンが配置された基体領域の表面との間には、厚い酸化膜は存在せず、基体領域の表 50

40

10

20

30

40

面には図3の断面図に例示したのと同様の素子分離領域12。とチャネルストップ領域1 7が2次元マトリクス中の他の画素の領域から連続した領域として配置されている。 【0051】

図7において、読出回路部29頃を示す八角形の外径線は、増幅トランジスタQA 通及び画素選択トランンジスタTS頃を形成するためのフィールド絶縁膜領域の外 側境界を示す。読出回路部29頃の中の増幅トランジスタQA頃の活性領域及び画 素選択トランンジスタTS頃の活性領域との間にはフィールド絶縁膜に相当する厚い 酸化膜が形成される。透明電極21頃のパターンが配置された基体領域の表面と読出 回路部29頃のパターンが配置された基体領域の表面との間には、厚い酸化膜は存在 せず、基体領域の表面には図2の断面図に例示したのと同様の素子分離領域12₀とチャ ネルストップ領域17が、(i,j)番目の画素等の他の画素の領域から連続した領域と して配置されている。

【0052】

又、(i - 1, j)番目の画素の電荷読出領域15mには、コンタクトホール31m 1を介して右下方向に向かう表面配線32mの一方の端部が接続され、表面配線3 2mの他方の端部には、読出回路部29mの増幅トランジスタQAmのゲート 電極が接続されている。即ち、図7に示す回路構成では、電荷読出領域15mは、リ セットトランジスタのソース領域として機能しているので、電荷読出領域15mに増 幅トランジスタQAmのゲート電極とリセットトランジスタTRmのソース領域が 接続されていることになる。増幅トランジスタQAmのソース領域には画素選択トラ ンンジスタTSmのドレイン領域が接続され、増幅トランジスタQAmのドレイン 領域には電源配線Vmが接続されている。画素選択トランンジスタTSmのゲート電極には、 垂直シフトレジスタから(i - 1)行目の選択信号SL(i - 1)が入力される。電荷読 出領域15mに転送された電荷量に相当する電圧によって、増幅トランジスタQAm aで増幅された出力が、画素選択トランンジスタTSmを介して垂直信号線Bjに出力 される。

【0053】

図7に示す平面図において、読出回路部29頁の外周の位置(境界)を示す八角形 の外径線は、増幅トランジスタQA回及び画素選択トランンジスタTS画が形成さ れる活性領域を規定するフィールド絶縁膜領域が設けられている領域を示す。即ち、読出 回路部29頁を構成している増幅トランジスタQA回及び画素選択トランンジスタ TS回のそれぞれの活性領域は、平面パターンとしては、フィールド絶縁膜に相当す る厚い酸化膜で周囲を囲まれて定義されている。透明電極21頁のパターンが配置さ れた基体領域の表面と読出回路部29頁のパターンが配置された基体領域の表面との 間には、厚い酸化膜は存在せず、基体領域の表面には図4の断面図に例示したのと同様の 素子分離領域12点とチャネルストップ領域17が、(i,j)番目の画素等の他の画素 の領域から連続した領域として配置されている。

【0054】

更に、(i - 1, j + 1)番目の画素の電荷読出領域15meには、コンタクトホ ール31meを介して右下方向に向かう表面配線32meの一方の端部が接続され 、表面配線32meの他方の端部には、読出回路部29meの増幅トランジスタQ Ameのゲート電極が接続されている。即ち、図7に示す回路構成では、電荷読出領 域15meは、リセットトランジスタのソース領域として機能しているので、電荷読 出領域15meに増幅トランジスタQAmeのゲート電極とリセットトランジスタ TRmeのソース領域が接続されていることになる。増幅トランジスタQAmeの ソース領域には画素選択トランンジスタTSmeのドレイン領域が接続され、増幅ト ランジスタQAmeのドレイン領域には電源配線Vooが接続されている。画素選択ト ランンジスタTSmeのゲート電極には、垂直シフトレジスタから(i - 1)行目の選択

信号 SL (i - 1)が入力される。電荷読出領域 1 5 mail に転送された電荷量に相当 する電圧によって、増幅トランジスタQA mail で増幅された出力が、画素選択トラン ンジスタTS mail を介して垂直信号線 Bial に出力される。

(12)

【0055】

特に、第1の実施形態に係る固体撮像装置においては、それぞれの画素の電荷生成埋込 領域13がn型の場合は、それぞれの画素の透明電極21点に負電圧を印加することに より、それぞれの画素のゲート絶縁膜23中にガンマ線の照射によって生成される正孔の 作用が打ち消される。したがって、暗電流の増大は抑圧され、暗電流によるノイズが少な く、又信号動作マージンとしてのダイナミックレンジも維持された画像を得ることができ る。即ち、既に説明したとおり、それぞれの画素の電荷生成埋込領域13がn型であれば 、少数キャリアは正孔(ホール)であるので、 透明電極21点の直下のゲート絶縁膜2 3と半導体との界面、即ち、電荷生成埋込領域13の表面に多量の正孔(ホール)による 反転層14が形成され、少数キャリアである正孔で表面電位がピニングされる。それぞれ の画素において、正孔でピニングされることにより、ゲート絶縁膜23と半導体との界面 の界面準位が不活性化される。

なお、第1の実施形態に係る固体撮像装置において、それぞれの画素にガンマ線が照射 された場合に、それぞれの画素の薄いゲート絶縁膜23中にも正孔が発生するが、膜厚が 薄いためそれぞれの画素のゲート絶縁膜23中に生成される正孔の絶対量も僅かである。 【0058】

第1の実施形態に係る固体撮像装置においては、それぞれの画素の透明電極21』 21県,21県及び21県の直下の電荷生成埋込領域13で光電変換された 電荷は、対応する画素のそれぞれの電荷読出領域15頁,15頁,15頁及び1 5 macー定期間蓄積される。画素からの信号読み出しは行単位で行われる。まずi 行について、垂直シフトレジスタから選択信号SL(i)によりこの行を選択して、 電荷 読出領域15亩,15ඛ等の信号レベルを読む。次いで垂直シフトレジスタによる電 荷読出領域15頃,15頃等のリセット動作を行った後、電荷読出領域15頃,1 5 m等のリセットレベルを読む。その後、次の(i‐1)行について、垂直シフトレ ジスタから選択信号SL(i-1)によりこの行を選択して、電荷読出領域15回, 15回時の信号レベルを読み、次いでその行で垂直シフトレジスタによる電荷読出 領域15回,15回等のリセット動作を行った後、電荷読出領域15回,1 5 国等のリセットレベルを読む。画素から読み出された信号は、各列毎に周辺回路 に設けられたカラム処理回路で、信号レベルとリセットレベルの差を読み取る相関 2 重サ ンプリング動作を施されることにより、オフセット等が除去された正味の信号のみが順次 出力される。但し、信号レベルと、その直後に読み取るリセットレベルにはノイズ相関が ない。したがって、相関2重サンプリング動作によってもリセットノイズは除去されない

【0059】

次に、上述した固体撮像部1を搭載した本実施形態の撮像装置の制御方法について説明 する。図8は、本実施形態の撮像装置の制御手法を説明するフロー図である。まず、撮像 50

30

20

装置において、暗電流検出手段2は、固体撮像部1の遮光画素領域101に位置する撮像 素子から出力される電圧レベルを測定して(S1)、測定した電圧レベルの平均値を算出 する(S2)。この平均値は、1フレームにおいて測定された遮光画素領域101に位置 する複数の撮像素子の電圧レベルの平均を用いることができる。暗電流検出手段2は、測 定した暗電流を複数フレーム続けて処理して複数フレームに亘る暗電流の平均値を計算し てもよい。

[0060]

次いで、暗電流検出手段2は、測定された電圧レベルの平均値が閾値(所定の範囲)を 超えるか否かを判定する(S3)。測定された電圧レベルの平均値が閾値を超えると判定 された場合(S3:Yes)に暗電流が検出されたと判定し、暗電流検出手段2は、暗電 柱を検出したことを映像信号適正化手段5に送る。なお、暗電流の検出は、平均値による 方法でなくとも、遮光画素領域102において測定した電圧レベルの中央値をとるなど、 他の態様でもよい。

[0061]

測定された電圧レベルの平均値が閾値を超えたことにより、暗電流が検出されたと判定 されると、映像信号検出手段4、映像信号適正化手段5、およびPG電圧制御手段6によ リPG電圧調整処理が行われる(S4)。PG電圧調整処理(S4)では、映像信号適正 化手段5は、暗電流検出手段2から暗電流を検出した旨を受け取ったことに応じてPG電 圧の制御値を変化させることを決定し、決定したPG電圧の制御値をPG電圧制御手段6 に対して出力する。このとき、映像信号適正化手段5は、PG電圧の制御値が調整可能範 囲を超えたかどうか判断してもよい。PG電圧の制御値が調整可能範囲を超えた場合、そ れ以上PG電圧を制御することによって暗電流の抑制ができないので、撮像装置が壊れた 旨か固体撮像部1の取り替えを促す旨の信号を出力する構成とすることもできる。PG電 圧制御手段6は、映像信号適正化手段5から受け取ったPG電圧の制御値に基づいて固体 撮像部1を構成する全ての撮像素子のPG電圧を変化させる。

【0062】

図9はPG電圧調整処理(S4)の流れを示すフロー図である。図9に示すように、暗 電流を検出した旨を受け取った映像信号適正化手段5は、所定値だけPG電圧を上げる(下げる)ように、PG電圧制御手段6に指示し、PG電圧制御手段6は、固体撮像部1の 全ての画素のPG電圧を指示された値だけPG電圧を上げる(下げる)(S41)。 【0063】

PG電圧を変更した状態で、固体撮像部1の各画素から出力される電圧レベルは映像信 号検出手段4により映像信号として検出される(S42)。

【0064】

映像信号適正化手段5は、映像信号として検出された各画素の電圧レベルに基づいて飽 和電荷量レベルを算出する(S43)。飽和電荷量レベルとは、PG電圧を変化させたこ とに伴って変動する飽和電荷量が、ガンマ線照射がゼロの時に設定されている飽和電荷量 からどれだけ変動したかを示す指標である。飽和電荷量の変動は、厳密に画素に飽和電荷 量に相当する光量を与えて測定することによらず、通常の撮影により得た画像の電圧レベ ルを一定の基準レベルと比較することによって推定したものを用いることができる。例え ば、最大となる電圧レベルが「1023」、基準値が「18%」に設定されており、有効 画素数が「1,300,000」であり、映像信号検出手段4で検出された有効画素領域 101の電圧レベルの総和が200,000であった場合について考える。まず、有効画 素の全画素の電圧レベルの総和は、1023×1,300,000=1,329,900 ,000と算出でき、この算出された全画素の電圧レベルの総和に基準値を与えると、基 準レベルを求めることができる。基準レベルは、当初設定された状態のときに得られる電 圧レベルである。例えば、1,329,900,000(全画素の電圧レベルの総和)× 0.18(基準値)=239,382,000と基準レベルが算出できる。さらに映像信 |号検出手段4で検出された有効画素領域101の電圧レベルの総和に対する算出した基準 レベルの比を取って、239,382,000/200,000,000=1.197と

50

40

30

20

飽和電荷量レベルを算出することができる。なお、この例において、算出に用いる画素は、少なくとも有効画素領域を含むものであれば、有効画素領域以外に遮光画素領域を含む ことを妨げない。

(14)

【0065】

映像信号適正化手段5は、算出した飽和電荷量レベル1.197に基づいて、PG電圧 をさらに増加または減少させることをPG電圧制御手段に指示することができる(S44)。もちろん、PG電圧を変化させないと指示してもよい。飽和電荷レベルがどのような 場合にPG電圧を増加、減少、固定のいずれとするのかについては、固体撮像部1や撮像 対象、撮像環境等の特性に応じて自由に設定することができる。なおここではS42から S44の処理は1回だけ行う場合を例に挙げて説明しているが、S44においてPG電圧 を変化させないとの指示を行うまで、S42からS44を複数回繰り返してもよい。 【0066】

一方、暗電流検出手段2は、閾値を超える暗電流は検出されていないと判断する(S3:No)と、暗電流の検出の終了を輝度階調制御手段3に通知する(S5)。暗電流検出 終了の通知を受けると、輝度階調制御手段3、映像信号検出手段4、および映像信号適正 化手段5は、係数算出処理を行なう(S6)。

【0067】

基準係数算出処理(S6)では、固体撮像部1の各画素の電圧レベルが輝度階調制御手 段3を介して映像信号検出手段4に送られる。映像信号検出手段4は、固体撮像部1の有 効画素領域101の各画素の1フレーム当たりの電圧レベルを検出し、映像信号適正化手 段5は、検出された電圧レベルに基づいて補正係数の基準となる基準係数を算出する。 【0068】

映像信号適正化手段5は、固体撮像部1ごとに予め決まっている最大となる電圧レベル と有効画素数に基づいて基準レベルを算出して、算出した基準レベルと検出した1フレー ム当たりの全画素の電圧レベルの総和との比から輝度階調補正用の基準係数を決定する。 なお、基準レベルの算出は都度行ってもよいが、固体撮像部1によって予め決まっている ので最初に算出されたものを記憶しておき、その後も用いるようにしてもよい。基準係数 は、例えば飽和電荷量レベルと同様の手法で算出することができるので、S4で算出した 飽和電荷量レベルを用いることができる。例えば、最大となる電圧レベルが「1023」 、基準値が「18%」に設定されており、有効画素数が「1,300,000」であり、 映像信号検出手段4で検出された有効画素領域101の電圧レベルの総和が200,00 0であった場合について考える。まず、有効画素の全画素の電圧レベルの総和は、102 3 × 1 , 3 0 0 , 0 0 0 = 1 , 3 2 9 , 9 0 0 , 0 0 0 と算出でき、この算出された全画 素の電圧レベルの総和に基準値を与えると、基準レベルを求めることができる。例えば、 1,329,900,000(全画素の電圧レベルの総和)×0.18(基準値)=23 9,382,000と基準レベルが算出できる。さらに映像信号検出手段4で検出された 有効画素領域101の電圧レベルの総和に対する算出した基準レベルの比を取って、23 9,382,000/200,000=1.197と輝度階調補正用の基準係数 を算出することができる。映像信号適正化手段5は、算出した輝度階調補正用の基準係数 を輝度階調制御手段3に送る。なお、基準係数算出処理において、算出に用いる画素は、 少なくとも有効画素領域を含むものであれば、有効画素領域以外に遮光画素領域を含むこ とを妨げない。

【0069】

このように基準係数算出処理(S6)で算出した係数は、実際の出力と、本来あるべき 出力すなわち当初設定したときの出力とを用いて算出するので、現在の出力特性と本来あ るべき出力特性との関係を適切に表しているといえる。

 $\begin{bmatrix} 0 & 0 & 7 & 0 \end{bmatrix}$

輝度階調制御手段3は、輝度階調補正用の基準係数を受け取ると、受け取った輝度階調 補正用の基準係数から補正係数を決定して(S7)、固体撮像部1から出力される各画素 の電圧レベルに対して決定した補正係数を用いて画素毎の電圧レベルの補正を行う(S8

10

40

50

)。補正された各画素の電圧レベルは映像信号検出手段4を介して出力映像信号として出 力される。

(15)

【0071】

補正係数は、例えば、以下の3つの例が挙げられる。(例1)電圧レベルXに係数P1 を乗算し、係数P2を減算することにより補正後の値Yを求める際のP1、P2である。 この場合、S8における補正は、Y=(X×P1) - P2により行うことができる。例え ば、上記基準係数をP1として用い、上記基準係数に0.05を乗算したものをP2と用 いることができる。

[0072]

(例2)電圧レベルXに係数P1を乗算し、係数P3をべき乗することにより補正後の 10 値Yを求める際のP1、P3である。この場合、上記S8における補正は、Y=(X×P 1)[™]により行うことができる。この例は、ディスプレイ側の映像出力特性を撮像装置側 で補正するいわゆるガンマ補正をも加味したものである。例えば、上記基準係数をP1と して用い、ディスプレイの特性であるガンマ係数2.2の逆数である0.45をP3と用 いることができる。

【0073】

(例3)上記(例1)、(例2)において決定した補正係数P1、P2、P3を光量(電圧レベル)に応じて変化させる。例えば中間領域でP3=0.45とすると、中間領域 よりも光量(電圧レベル)が小さい場合は、P3=0.40とし、中間領域よりも光量が 大きい場合は、P3=0.50とすることができる。

【0074】

輝度階調制御手段3は、所定時間が経過するまで補正を繰り返す(S9:No)。暗電 流検出手段2は、所定時間が経過したと判断したら、S1に戻り再び暗電流の検出処理を 行う(S9:Yes)

ここで最終的に出力される出力映像信号について、図10のPG電圧制御を説明する図 および図11の輝度階調調整を説明する図を用いて説明する。 【0075】

固体撮像部1は、ガンマ線を吸収する前は、各画素に入射される光量(光量)に対する 電圧レベル(出力)が、図10、11の曲線Aの特性を示すように設定されている。図1 0の曲線Bは、撮像装置をガンマ線環境下で使用することによって、固体撮像部1の各画 素がガンマ線を所定量以上吸収したときの光量と出力との関係を示している。曲線Bによ ると、光量が低い部分の出力が上昇しており、曲線Aで示される最初の状態よりも暗電流 が上昇していることがわかる。暗電流検出手段2が暗電流を検出したと判定した(図8の S3:Yes)ときには、固体撮像部1は曲線Bに示すような特性を示している。 【0076】

図10及び図11の曲線Cは、所定量以上のガンマ線の吸収をした固体撮像部1に対してPG電圧調整処理(図8のS4)をしたときの光量と出力との関係を示している。固体 撮像部1が曲線Cに示すような特性となるのは、PG電圧調整処理によって、暗電流が抑 制された一方で飽和容量も同時に低下している状態である。

【0077】

図11の曲線Dは、所定量以上のガンマ線を吸収した固体撮像部1に対してPG電圧調整処理をした後に出力される電圧レベルをさらに輝度階調制御手段3により補正したときに、出力映像信号として出力される信号レベル(出力)を光量に対して示したものである。このように、図11の曲線Cから曲線Dのように出力される信号レベルの特性は、輝度階調(光量)に補正処理をすることによって、ガンマ線吸収をする前の曲線Aに限りなく近づけられることがわかる。

【0078】

本実施形態では、係数算出処理(S5)と補正係数の決定(S6)との処理は一例にす ぎない。撮像素子で実際に検出された電圧レベルと基準の電圧レベルとに基づいて係数を 算出して、算出した係数に基づいて補正係数をさらに決定することができれば、いずれの 50

20

手法でもよい。

【0079】

本実施形態の撮像装置によれば、飽和電荷量の低下とのバランスをとりながらPG電圧 の制御により暗電流の抑制を図りつつ、輝度レベルを補正することによってダイナミック レンジを調整することにより、放射線環境下においても、良好な画像を撮像可能となる。 【0080】

(第2の実施形態)

図12は、第2の実施形態の撮像装置の構成例を示すブロック図である。第2の実施形態の撮像装置は、図12に示すように、第1の実施形態の撮像装置に、固体撮像部1を冷却する冷却手段7を追加した構成を備えている。冷却手段7にかかる構成以外は、第1の 10 実施形態と同様であるので、その説明を省略する。

【0081】

この実施形態の撮像装置では、ガンマ線の吸収による暗電流の増加を、PG電圧の調整 のみによらず、固体撮像部1を冷却することによって抑制することができる。冷却による 暗電流の抑制は、PG電圧の調整よりも前もって行うことが好ましい。冷却手段7として は例えば固体撮像部1に隣接して配置したペルチェ素子を用いることができる。ペルチェ 素子に印加する電圧を制御することによってペルチェ素子の温度を下げることによって固 体撮像部1を冷却することができる。

【0082】

図13は、冷却手段7の効果を示す図である。固体撮像部1の入射光量に対する電圧レ 20 ベル出力特性は、ガンマ線を吸収すると、直線で示す特性から破線で示す特性に変化する 。破線で示す特性に変化したときに、暗電流の上昇を検出すると、上昇した暗電流を抑制 するように冷却手段7に対する印加電圧を制御して、固体撮像部1を冷却する。固体撮像 部1が冷却されると、図13の一点鎖線に示すように固体撮像部1の出力特性は暗電流が 低下するように変化する。冷却手段7による暗電流の抑制は、飽和容量の低下を招くこと 無く、暗電流が低下できるが、その効果には限度がある。したがって、冷却手段7は、P G電圧制御手段6と組み合わせて用いることによってさらに画質の改善を図ることができ る。

【0083】

(第3の実施形態)

図14は、第3の実施形態の撮像装置の構成例を示すブロック図である。第3の実施形 態の撮像装置は、第1の実施形態の撮像装置をカラー化した構成である。カラー化した以 外の構成は他の実施形態と同様であるので、その説明を省略する。第3の実施形態の撮像 装置では、図14に示すように、固体撮像部1と、暗電流検出手段2と、輝度階調制御手 段3と、映像信号検出手段4と、PG電圧制御手段6とを3原色を構成する各色ごとに備 えており、さらに、これらの3原色の映像信号検出手段4からの出力が入力される色補正 制御手段9および映像信号適正化手段5と、色補正制御手段9からのカラー化された映像 信号を検出する色映像信号検出手段10とを備えている。

【0084】

この実施形態の撮像装置では、固体撮像部1の入射部位にRGBの3原色のいずれかの 40 色のフィルタを配置しており、それぞれの固体撮像部1は、3原色のいずれかについての 光量を測定し、電圧レベルを出力する。

【0085】

色補正制御手段9は、各色に対応した固体撮像部1の撮像素子から出力される電圧レベルに基づいて色バランスが適正になるように色補正を行う。例えば、色映像信号検出手段10において、各色ごとに、各画素の1フレーム当たりの電圧レベルを検出し、全画素の総和を検出する。映像信号適正化手段5が検出した各色ごとの全画素の総和を受け取って、各色について比較し、全画素の総和が全ての色で同じになるための係数(色補正係数) を算出する。色補正制御手段9は、算出された色補正係数に基づいて各色の電圧レベルを 補正する。

[0086]

この実施形態の撮像装置によれば、例えば、ガンマ線の照射下に曝されることによりブ ラウニングが進行した場合でも、B(青色)に対応する固体撮像部1の出力感度を増幅す ることによって、経年的な色バランスの劣化による画質の低下を抑えることができる。 【0087】

この実施形態では、カラー画像を構成する色をRGBの3原色に分けて説明したが、RGB以外の3原色でもいいし、4原色やその他の色の組合せでもよい。

[0088]

また、本実施形態の撮像装置は第1の実施形態に示す撮像装置のように冷却手段のない 構成を例に挙げて説明したが、第2の実施形態に示す撮像装置のように、冷却手段を設け 10 た構成でもよい。

【0089】

いずれの実施形態においても、さらに他のノイズ除去手段を付加してもよい。 【符号の説明】

- [0090]
 - 1 固体撮像部
 - 2 暗電流検出手段
 - 3 輝度階調制御手段
 - 4 映像信号検出手段
 - 5 映像信号適正化手段
 - 6 P G 電 E 制 御 手 段
 - 7 冷却手段
 - 9 色補正制御手段
 - 10 色映像信号検出手段
 - 11 基体領域
 - 12 ウェル領域
 - 12. 素子分離領域
 - 13 電荷生成埋込領域
 - 14 反転層
 - 1 5 亩,1 5 亩,1 5 亩,1 5 亩 = 電荷読出領域
 - 1 6 ц, 1 6 цн, 1 6 цн, 1 6 цн リセットドレイン領域 1 7 チャネルストップ領域
 - 21頃,21頃,21頃,21頃,31頃 透明電極
 - 2 2 g , 2 2
 - 29点,29点,29点,29点,29运,500 読出回路部
 - 3 1 (), 3 1 ()+ , 3 1 (), 3 1 ()+ コンタクトホール
 - 32点,32点,32点,32点,32点,表面配線
 - 101 有効画素領域
 - 102 遮光画素領域

20



【図1】



(18)

【図2】 102 101

【図3】



【図4】



【図5】



【図6】





QA

29i-1, j+1 Bj+1

21_{i-1,j+1}

29_{i-1,j}

B





















フロントページの続き

- (72)発明者 武内 伴照
 茨城県東茨城郡大洗町成田町4002番地 国立研究開発法人日本原子力研究開発機構 大洗研究
 開発センター内
- (72)発明者 土谷 邦彦
 茨城県東茨城郡大洗町成田町4002番地 国立研究開発法人日本原子力研究開発機構 大洗研究
 開発センター内
- (72)発明者 渡辺 恭志 静岡県浜松市中区大工町125 株式会社ブルックマンテクノロジ内
 - 審查官 大室 秀明
- (56)参考文献 国際公開第2016/013227(WO,A1) 特開平06-177417(JP,A) 特開昭60-065565(JP,A) 特開2007-036353(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 3 3 9 H 0 1 L 2 7 / 1 4 - 2 7 / 1 4 8 H 0 1 L 2 7 / 3 0 H 0 1 L 2 9 / 7 6 2 H 0 4 N 5 / 2 2 2 - 5 / 2 5 7 H 0 4 N 5 / 3 0 - 5 / 3 7 8