界面特性に優れたAlO/ZrO/GeO積層構造ゲート絶縁膜の作製と評価
Fabrication and characterization of high quality AlO/ZrO/GeO layered gate dielectrics
岡本 学*; 朽木 克博*; 景井 悠介*; Harries, J.; 吉越 章隆 ; 寺岡 有殿; 細井 卓治*; 志村 考功*; 渡部 平司*
Okamoto, Gaku*; Kutsuki, Katsuhiro*; Kagei, Yusuke*; Harries, J.; Yoshigoe, Akitaka; Teraoka, Yuden; Hosoi, Takuji*; Shimura, Takayoshi*; Watanabe, Heiji*
High-k/GeスタックとしてAlO/ZrO/GeO/Geスタックを作製し、その構造並びに電気特性評価を行った。光電子スペクトルにはGeO界面層の成長を示すケミカルシフト成分(Ge)に加え、ZrGeO反応層及びこれらの中間状態の存在を示す成分を確認できた。この絶縁膜上にAu電極を形成してAu/AlO/ZrO/GeO/Geキャパシタを作製し、室温にてC-V測定を行った。ヒステリシスは21mVと小さく、周波数分散の少ない良好な特性を得た。低温コンダクタンス法で求めたミッドギャップ近傍の界面準位密度は5.310cmeVであり、界面特性に優れたHigh-k/Geスタックの作製に成功した。
Structure analyses and electrical characteristic tests have been conducted for a high-k/Ge stuck of AlO/ZrO/GeO/Ge structure. A ZrGeO layer and intermediate oxidation number states for Ge have been confirmed in photoemission spectra in addition to a chemically-shifted Ge component suggesting the growth of GeO interface layer. An Au electrode was capped on this dielectic substrate to make an Au/AlO/ZrO/GeO/Ge capacitor. C-V measurements were conducted for the capacitor. Hysteresis was so small of 21 mV and frequency dispersion was also small. Interface state density near a mid gap, estimated by a low temperature conductance method, was 5.310 cmeV. As a conclusion, we succeeded to make a high-k/Ge stuck which has excellent interface characteristics.