FPGA utilization of the accelerator interlock system through MPS development in LIPAc

LIPAc MPSでのFPGAを用いた加速器インターロックシステムの開発

西山 幸一; 高橋 博樹  ; 榊 泰直; 成田 隆宏; 小島 敏行*; Knaster, J.*; Marqueta, A.*

Nishiyama, Koichi; Takahashi, Hiroki; Sakaki, Hironao; Narita, Takahiro; Kojima, Toshiyuki*; Knaster, J.*; Marqueta, A.*

核融合炉材料の健全性評価のため、14MeVの中性子を生成照射する国際核融合材料照射施設(IFMIF)の開発が進められている。IFMIFの工学実証のため六ヶ所村に導入される、リニアIFMIFプロトタイプ加速器(LIPAc)は9MeV, 125mA, 1.125MWのCW重陽子ビームを生成する。LIPAc機器保護システム(MPS)は、異常なビームやその他の危険から構成機器を保護する重要なインターロックシステムで高速な信号処理が求められる。LIPAc MPSでは高速処理機能をFPGAを用いることにより実現している。本発表ではLIPAc MPSを通じて加速器制御システムでのFPGA技術の適用とその応用について記載する。

The development of IFMIF(International Fusion Material Irradiation Facility) to generate a 14 MeV source of neutrons with the spectrum of DT fusion reactions is indispensable to qualify suitable materials for the First Wall of the nuclear vessel in fusion power plants. As part of IFMIF validation activities, LIPAc (Linear IFMIF Prototype Accelerator) facility, currently under installation at Rokkasho (Japan), will accelerate a 125 mA CW and 9 MeV deuteron beam with a total beam power of 1.125 MW. The Machine Protection System (MPS) of LIPAc provides an essential interlock function of stopping the beam in case of anomalous beam loss or other hazardous situations. High speed processing is necessary to achieve properly the MPS main goal. This high speed processing of the signals, distributed alongside the accelerator facility, is based on FPGA (Field Programmable Gate Array) technology. This paper describes the basis of FPGA use in the accelerator interlock system through the development of LIPAc.