Formation of high-quality SiO/GaN interfaces with suppressed Ga-oxide interlayer via sputter deposition of SiO

SiOスパッタ膜によるGa酸化物を抑制した高品質SiO/GaN界面の作製

大西 健太郎*; 小林 拓真*; 溝端 秀聡*; 野崎 幹人*; 吉越 章隆 ; 志村 考功*; 渡部 平司*

Onishi, Kentaro*; Kobayashi, Takuma*; Mizobata, Hidetoshi*; Nozaki, Mikito*; Yoshigoe, Akitaka; Shimura, Takayoshi*; Watanabe, Heiji*

高品質SiO/GaN MOS構造の実現には、GaO界面層の形成が有効である。しかしGaO層を形成した場合、熱処理条件を注意深く設計しなければ、GaO層の還元に伴い正の固定電荷が生成する。そこで本研究では、GaN上にSiOをスパッタ成膜することで、不安定なGaO層を最小限に抑制することを目指した。実際に放射光X線光電子分光測定により、プラズマ化学気相成長法(PECVD)でSiOを成膜した場合と比較して、スパッタ成膜ではGaO層が抑制できることを確認した。成膜後に適切な温度で酸素・フォーミングガスアニールを実施することで、良好な界面特性、絶縁性を有するGaN MOSデバイスを実現した。

While the formation of an GaO interlayer is key to achieving SiO/GaN interfaces with low defect density, it can affect the reliability and stability of metal-oxide-semiconductor (MOS) devices if the annealing conditions are not properly designed. In the present study, we aimed to minimize the growth of the GaO layer on the basis of the sputter deposition of SiO on GaN. Synchrotron radiation X-ray photoelectron spectrometry measurements confirmed the suppressed growth of the GaO layer compared with a SiO/GaN structure formed by plasma-enhanced chemical vapor deposition. Negligible GaO growth was also observed when subsequent oxygen annealing up to 600C was performed. A MOS device with negligible capacitance-voltage hysteresis, nearly ideal flat-band voltage, and low leakage current was demonstrated by performing oxygen and forming gas annealing at temperatures of 600C and 400C, respectively.