Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
小野 礼人; 高柳 智弘; 不破 康裕; 篠崎 信一; 植野 智晶*; 堀野 光喜*; 杉田 萌; 山本 風海; 金正 倫計; 生駒 直弥*; et al.
Proceedings of 19th Annual Meeting of Particle Accelerator Society of Japan (インターネット), p.395 - 399, 2023/01
J-PARCでは、直線型加速器の加速用高周波を増幅する真空管型高周波増幅器(クライストロン)電源の短絡保護装置(クローバー装置)に水銀整流器(イグナイトロン)を用いている。イグナイトロンは、世界的に使用が制限されている水銀を使用しており、将来的に製造中止が見込まれる。そこで、大電力半導体素子(MOSゲートサイリスタ)を用いたクライストロン短絡保護用の半導体クローバー装置を開発している。基板1枚当たり、3kV, 40kA, 50
sの動作出力を実現するオーバル型基板モジュールを製作した。120kVの高電圧を想定した各基板モジュールへの制御電源供給は、基板ごとに高圧トランスが必要となり、トランスの設置場所や部分放電(コロナ放電)を考慮する必要がある。本機器では、高圧トランスを用いず、各基板モジュール1枚に分担充電される電圧(3kV)から高圧DCDCコンバータで制御電源を作り出す自己給電方式を採用した。この基板モジュール20枚を20直列で接続し、既設機器(120kV, 40kA)の電圧に対して1/2スケール(60kV, 40kA)での動作性能を確認することができた。その出力試験結果について報告する。
高柳 智弘; 小野 礼人; 不破 康裕; 篠崎 信一; 堀野 光喜*; 植野 智晶*; 杉田 萌; 山本 風海; 小栗 英知; 金正 倫計; et al.
Proceedings of 19th Annual Meeting of Particle Accelerator Society of Japan (インターネット), p.242 - 246, 2023/01
J-PARCでは、放電管のサイラトロンを用いたビーム取り出し用キッカー電磁石電源を代替する半導体短パルススイッチ電源、および既設のクライストロン電源システムを小型化・省電力化する半導体長パルス電源の高度化を進めている。キッカー用半導体スイッチ電源においては、誘導電圧重畳回路(LTD)方式を採用した40kV/2kA/1.2sの実機仕様のユニット電源を製作し、必要な性能を確認した。そこで、本電源のメンテナンス性の向上と更なる安定化を目的とし、絶縁油を使わず、絶縁体構造のみでコロナ放電を抑制する高耐圧絶縁筒碍子の製作を進めている。また、クライストロン用半導体パルス電源においては、MARX方式を採用し、8kV/60A/830sの矩形パルス出力用主回路ユニットと、矩形波電流の一様性を10%から1%に改善する800V/60Aの補正回路ユニットを製作した。さらに、本MARX電源用に2.2kV/2.4kWの高耐圧SiCインバータ充電器を製作し、組み合わせ試験による特性評価を進めている。発表では各試験の評価結果と、パルス電源の半導体化について今後の展望を報告する。
小田 航大; 高柳 智弘; 小野 礼人; 堀野 光喜*; 植野 智晶*; 杉田 萌; 森下 卓俊; 飯沼 裕美*; 徳地 明*; 亀崎 広明*; et al.
Proceedings of 19th Annual Meeting of Particle Accelerator Society of Japan (インターネット), p.610 - 614, 2023/01
J-PARCのキッカー電源は、取り出すビームのバンチ長に合わせ、フラットトップ幅が約1sの矩形パルスを数十nsの短時間で瞬間的に出力する。現在、放電スイッチのサイラトロンの代替を目的に、次世代パワー半導体を用いた新キッカー電源の開発を進めている。パワー半導体のスイッチ動作のタイミングは、外部からのトリガ信号の入力で決まる。そのタイミングの時間軸方向に対するブレ(ジッタ)が大きいと、出力パルスの再現性が低下し、ビームロスの要因となる不安定なビーム軌道偏位を引き起こす。そのため、キッカー用半導体スイッチ電源には、
1.0ns以下の高再現性を実現する低ジッタ回路が求められる。ジッタの成分にはトリガ信号の揺らぎと半導体スイッチ動作のばらつきが含まれる。そこで、制御回路を構成する種々のデバイスに対する評価試験を実施し、最適なデバイスの選定、かつ、温度とノイズ対策を施した低ジッタ回路の試験機を製作した。発表では、制御回路を構成するアナログ回路とデジタル回路のデバイスに対し、環境とデバイスの温度、サンプリングクロックの周波数、パルスエッジのブレに対する評価試験の結果と、構築した低ジッタ回路の構成について報告する。
