検索対象:     
報告書番号:
※ 半角英数字
 年 ~ 
 年
検索結果: 10 件中 1件目~10件目を表示
  • 1

発表形式

Initialising ...

選択項目を絞り込む

掲載資料名

Initialising ...

発表会議名

Initialising ...

筆頭著者名

Initialising ...

キーワード

Initialising ...

使用言語

Initialising ...

発行年

Initialising ...

開催年

Initialising ...

選択した検索結果をダウンロード

論文

Applicability of redundant pairs of SOI transistors for analog circuits and their applications to phase-locked loop circuits

槙原 亜紀子*; 横瀬 保*; 土屋 義久*; 宮崎 良雄*; 阿部 浩之; 新藤 浩之*; 海老原 司*; 丸 明史*; 森川 剛一*; 久保山 智司*; et al.

IEEE Transactions on Nuclear Science, 60(1), p.230 - 235, 2013/02

 被引用回数:6 パーセンタイル:44.21(Engineering, Electrical & Electronic)

デジタル回路において放射線耐性を飛躍的に向上させる技術として既に確立されているRadiation Hardening By Design (RHBD)技術の一つであるSOIトランジスタペアをカレントミラー回路等のアナログ回路にも拡大可能であることを検証した。具体的にはそのアナログ回路を適用したPLL回路を実際に作製し、TIARAサイクロトロン加速器を用いてイオン照射を実施した。その結果すぐれた耐放射線性を有することを確認した。

論文

Applicability of redundant pairs of SOI transistors for analog circuits

槇原 亜紀子*; 横瀬 保*; 土屋 義久*; 谷 幸一*; 森村 忠昭*; 阿部 浩之; 新藤 浩之*; 海老原 司*; 丸 明史*; 森川 剛一*; et al.

Proceedings of 10th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications (RASEDA-10) (Internet), p.119 - 122, 2012/12

これまでおもにディジタル回路へ使用していたSOI(Silicon On Insulator)とペアのトランジスタを配置する冗長化技術を活用したアナログ回路用の新たなRHBD(Radiation Hardening By Design)技術を提案して、PLL(Phase-Locked Loop)等のアナログ回路へ応用することで、その耐放射線の向上を検討した。この技術は、従来の三重の冗長系を組むRHBD技術に比べ、非常にシンプルであるとともに電力消費や面積増大の損失も比較的少ないという特徴を持つ。このRHBD技術を600MHz、0.15$$mu$$m技術でFD(Fully Depleted)SOI基板上に作製したPLLに適用したところ、LET(Linear Energy Transfer)が68.9MeV/(mg/cm$$^2$$)という高い値でも誤動作を生じないことが実証された。

論文

DICE-based flip-flop with SET pulse discriminator on a 90 nm bulk CMOS process

丸 明史*; 新藤 浩之*; 海老原 司*; 槇原 亜紀子*; 平尾 敏雄; 久保山 智司*

IEEE Transactions on Nuclear Science, 57(6), p.3602 - 3608, 2010/12

 被引用回数:11 パーセンタイル:62.45(Engineering, Electrical & Electronic)

近年の微細化プロセス用を用いて作製された半導体回路は、放射線に対して非常に敏感になってきている。この問題を解決するため、シングルイベント誤動作(SET)に対して特に強いとされているメモリ回路であるDICE(Dual Interlocked Storage Cell)を基本にしたSET対策付きフリップフロップを、90nmバルクCMOSプロセスを用いて設計し、SET耐性について、現行のTMR(Triple Modular Redundant)との比較を行った。その結果、DICE回路は、TMRと同等のSET耐性を維持しつつ、小面積化が図れるという特長があることが明らかとなった。また、同プロセスにてDICEベースのSET対策付きラッチ回路を搭載したTEGデバイスを製造し、耐性評価を実施した。TIARA施設のカクテルビームを用いて、イオン入射角度依存性を調べたところ、ある限定した角度照射において、放射線感度が非常に高くなるという新たな現象が見いだされた。

論文

DICE based flip-flop with SET pulse discriminator on a 90 nm bulk CMOS process

丸 明史*; 久保山 智司*; 新藤 浩之*; 海老原 司*; 槇原 亜紀子*; 平尾 敏雄; 田村 高志*

Proceedings of 9th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications (RASEDA-9), p.64 - 67, 2010/10

近年の微細化プロセスを用いて作製された半導体回路は、放射線に対して非常に敏感になってきている。この問題を解決するためシングルイベント誤動作(SET)に対して特に強いとされているメモリ回路であるDICE(DualInterlocked Storage Cell)を基本にしたSET対策付きフリップフロップを、90nmバルクCMOSプロセスを用いて設計し、従来のTMR(Triple Modular Redundant)技術と動作速度・面積について比較を行った。その結果、TMRとDICE回路を、同等のSET耐性を持つように設計した場合、DICEはTMRよりも動作速度・面積ともにアドバンテージがあることが明らかとなった。また、同プロセスにてDICEベースのSET対策付きラッチ回路を搭載したTEGデバイスを製造し耐性の放射線照射試験を実施した。TIARA施設のカクテルビームを用いてイオン入射角度依存性を調べたところ、ある限定した角度照射において、放射線感度が非常に高くなるという現象が見いだされた。

論文

Optimization for SEU/SET immunity on 0.15 $$mu$$m fully depleted CMOS/SOI digital logic devices

槇原 亜紀子*; 浅井 弘彰*; 土屋 義久*; 天野 幸男*; 緑川 正彦*; 新藤 浩之*; 久保山 智司*; 小野田 忍; 平尾 敏雄; 中嶋 康人*; et al.

Proceedings of 7th International Workshop on Radiation Effects on Semiconductor Devices for Space Application (RASEDA-7), p.95 - 98, 2006/10

RHBD(Radiation Hardness by Design)技術を用いてSEU(Single Event Upset)/SET(Single Event Transient)対策ロジックセルを、沖電気の完全空乏型0.15$$mu$$m CMOS/SOI民生プロセスを用いて設計し、製造したサンプルデバイスの放射線評価を実施した。SETフリーインバータと呼ばれるSET対策付きインバータ構造を有するロジックセルは、非常に優れたSET耐性を示すが、面積・動作スピード・消費電力のペナルティも大きいため、本研究では、最低限の耐性を維持しつつペナルティを低減するための設計の最適化をMixedモードのTCAD(Technology Computer Aided Design)シミュレータを用いて行った。その結果、LET(Linear Energy Transfar)が64MeV/(mg/cm$$^2$$)までは、本研究により最適化されたロジックセルが宇宙用として有用であることを示した。

論文

Analysis of single-ion multiple-bit upset in high-density DRAMs

槇原 亜紀子*; 進藤 浩之*; 根本 規生*; 久保山 智司*; 松田 純夫*; 大島 武; 平尾 敏雄; 伊藤 久義; Buchner, S.*; Campbell, A. B.*

IEEE Transactions on Nuclear Science, 47(6), p.2400 - 2404, 2000/12

 被引用回数:33 パーセンタイル:87.39(Engineering, Electrical & Electronic)

宇宙環境に使用される高密度なメモリ素子(DRAM)に高エネルギーイオンが入射するとシングルイベントアップセットが生じることは良く知られている。特に、高集積度メモリ素子において、たった一個のイオンを入射することにより、複数のメモリセル内容が反転するシングルイベントマルチプルアップセット(MBU)が近年大きな問題となっている。そこで本実験では、MBUの発生とビーム入射位置との関係を調べるために、16及び64Mbit DRAMに対し、ニッケル,ボロン、鉄イオンを入射角度を0度と60度で照射した。その結果、MBUの発生が、イオントラックの廻りに生じた電荷の拡散により引き起こされることが明らかになった。また、メモリ内のセンサ部分にイオンが当たったときにも大規模なMBUが発生することが判明した。

論文

Analysis of single-ion multiple-bit upset in high-density DRAMs

槇原 亜紀子*; 新藤 浩之*; 根本 規生*; 久保山 智司*; 松田 純夫*; 大島 武; 平尾 敏雄; 伊藤 久義; Buchner, S.*; Campbell, A. B.*

Proceedings of 4th International Workshop on Radiation Effects on Semiconductor Devices for Space Application, p.103 - 107, 2000/00

半導体デバイスに高エネルギーを持った荷電粒子が入射すると、シングルイベント現象を引き起こすことはよく知られている。本会議では、16Mbit及び64MbitDRAMを用いてマルチビットアップセットの実験結果と解析結果について述べる。試験は、重イオンを試料に対して入射角度を変化させ、その時に発生したエラーマッピングからマルチビットアップセット(MBU)を計測した。その結果、報告内容としては、DRAMにより発生する充電型及び放電型MBUにはそれぞけ独立したエラーの発生するメカニズムが存在することが判明したこと、さらに今後のDRAMではリフレッシュサイクル時間が短くなるため、MBUとして充電型のエラー発生回数が多くなると考えられる。したがってこれらメカニズムの解明が重要であることなどを紹介し、議論を行う。

口頭

ディープサブミクロンLSIの耐放射線性強化技術; SOI技術による耐放射線性高速論理回路の開発

新藤 浩之*; 佐藤 洋平*; 緑川 正彦*; 久保山 智司*; 槙原 亜紀子*; 平尾 敏雄; 伊藤 久義

no journal, , 

微細加工が進んだ高機能LSIの放射線耐性強化のために、SOI(Silicon On Insulator)構造を有するデバイスを用いて誤信号発生回避の冗長トランジスタの設計を行い、高エネルギー重イオン照射による実証試験を行った。その結果、SOI技術を用いて設計製作した冗長回路では、重イオン照射によるSEUの発生断面積が対策なしと比較して2桁も少ないことが得られた。しかし、問題点として回路内での誤信号の発生を完全に除去するには、面積・消費電力が2倍,動作速度が1/2になることが判明し、大きなペナルティが課せられることも判明した。

口頭

完全空乏型0.15$$mu$$m CMOS/SOIプロセスデバイスへの放射線対策の最適化

槇原 亜紀子*; 浅井 弘彰*; 土屋 義久*; 天野 幸男*; 緑川 正彦*; 新藤 浩之*; 久保山 智司*; 小野田 忍; 平尾 敏雄; 中嶋 康人*; et al.

no journal, , 

RHBD(Radiation Hardness by Design)技術を用いてSEU(Single Event Upset)/SET(Single Event Transient)対策ロジックセルを、沖電気の完全空乏型0.15$$mu$$mCMOS/SOI民生プロセスを用いて設計し、製造したサンプルデバイスの放射線評価を実施した。SETフリーインバータと呼ばれるSET対策付きインバータ構造を有するロジックセルは、非常に優れたSET耐性を示すが、面積・動作スピード・消費電力のペナルティも大きいため、本研究では、最低限の耐性を維持しつつペナルティを低減するための設計の最適化を行った。その結果、論理セルのみにRHBD手法を用いることで十分な放射線耐性を維持できることを明らかにした。

口頭

SOI基板を用いた宇宙用LSIの開発の現状と展望

久保山 智司*; 新藤 浩之*; 緑川 正彦*; 佐藤 洋平*; 大島 武; 平尾 敏雄; 横瀬 保*; 槙原 亜紀子*

no journal, , 

宇宙用LSIは、微細化の進展によってノイズマージンがますます低下し、宇宙で遭遇する陽子や重粒子イオンの飛跡に沿って生成される電子・正孔対により発生する微弱なノイズによって容易に誤動作を起こしてしまう。これに対して、SOI(Silicon On Insulator)基板を用いたLSIでは個々のトランジスタが酸化膜で基板と電気的に絶縁されているため、本質的にバルク基板で発生するようなノイズは発生しない。ただし、トランジスタ内にもp-n接合が存在するため、このp-n接合内に生成された電子・正孔対によるノイズの発生は阻止できない。その対策として冗長トランジスタを追加することにより、p-n接合によるノイズの発生を阻止する方法がある。そこでSOI基板上に、データ記憶回路の1つであるラッチ回路をSET(Single Event Transient)フリー回路作製技術を適用して試作し、TIARAからの重粒子イオンを照射することで誤動作の発生断面積を測定した。その結果、LET=64MeV/(mg/cm$$^{2}$$)のXeイオンでも一切誤動作することはなく、実際の宇宙環境で誤動作する確率がほとんどないレベルの耐放射線性を達成できることが確認できた。

10 件中 1件目~10件目を表示
  • 1