Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
廃炉環境国際共同研究センター; 高エネルギー加速器研究機構*
JAEA-Review 2026-006, 53 Pages, 2026/07
JAEA-Review-2026-006.pdf:2.98MB
日本原子力研究開発機構(JAEA)廃炉環境国際共同研究センター(CLADS)では、令和元年度から英知を結集した原子力科学技術・人材育成推進事業(以下、「本事業」という。)を実施している。本事業は、東京電力ホールディングス株式会社福島第一原子力発電所(1F)の廃炉等をはじめとした原子力分野の課題解決に貢献するため、国内外の英知を結集し、さまざまな分野の知見や経験を従前の機関や分野の壁を越えて緊密に融合・連携させた基礎的・基盤的研究および人材育成を推進することを目的としている。平成30年度の新規採択課題から実施主体を文部科学省からJAEAに移行することで、JAEAとアカデミアとの連携を強化し、廃炉に資する中長期的な研究開発・人材育成をより安定的かつ継続的に実施する体制を構築した。本研究は、令和6年度に採択された研究課題のうち、「高放射線耐性を有する無線データ伝送用チップセットの要素開発(ベースバンド回路開発)」の令和6年度分の研究成果について取りまとめたものである。本研究は、1Fの原子炉格納容器および圧力容器内において使用可能な無線通信システムの構築を目的とし、耐放射線性を有する回路技術の要素開発を行うものである。要素開発は「高周波アナログ回路開発」と「ベースバンド回路開発」の二つのサブテーマの連携により実施される。本研究では、ベースバンド回路開発を担当し、耐放射線性を有するシリコンCMOS集積回路技術を用いて各種回路を設計・実装する。アナログベースバンド回路では、可変利得増幅器、データコンバータ、位相同期回路、基準クロック発生回路などのアナログ信号処理回路を開発する。デジタルベースバンド回路では、誤り訂正や符号化などのデジタル信号処理回路と耐放射線性をもつランダムアクセスメモリを開発する。また、これらの回路動作を検証するため、ソフトウェアとハードウェアを統合した設計環境を構築する。発振回路については、低消費電力で高安定性をもつ振動子の開発と放射線耐性の評価を行う。最終的には、通信速度2.5Mbps以上、積算線量1MGy以上に耐える無線通信用チップセットの試作部品の実現を目指す。
廃炉環境国際共同研究センター; 東京科学大学*
JAEA-Review 2026-005, 51 Pages, 2026/07
JAEA-Review-2026-005.pdf:3.06MB
日本原子力研究開発機構(JAEA)廃炉環境国際共同研究センター(CLADS)では、令和元年度から英知を結集した原子力科学技術・人材育成推進事業(以下、「本事業」という。)を実施している。本事業は、東京電力ホールディングス株式会社福島第一原子力発電所(1F)の廃炉等をはじめとした原子力分野の課題解決に貢献するため、国内外の英知を結集し、さまざまな分野の知見や経験を従前の機関や分野の壁を越えて緊密に融合・連携させた基礎的・基盤的研究および人材育成を推進することを目的としている。平成30年度の新規採択課題から実施主体を文部科学省からJAEAに移行することで、JAEAとアカデミアとの連携を強化し、廃炉に資する中長期的な研究開発・人材育成をより安定的かつ継続的に実施する体制を構築した。本研究は、令和6年度に採択された研究課題のうち、「高放射線耐性を有する無線データ伝送用チップセットの要素開発(高周波アナログ回路開発)」の令和6年度分の研究成果について取りまとめたものである。本研究は、1Fの原子炉格納容器および圧力容器内において使用可能な無線通信システムの構築を目的とし、耐放射線性を有する回路技術の要素開発を行うものである。要素開発は「高周波アナログ回路開発」と「ベースバンド回路開発」の二つのサブテーマの連携により実施される。本研究では、高周波アナログ回路開発を担当し、耐放射線性を有するシリコンCMOS集積回路技術に加え、ダイヤモンド半導体を用いて各種回路を設計・実装する。シリコンCMOS高周波アナログ回路では、電力増幅器、低雑音増幅器、ミキサ、可変利得増幅器などの高周波アナログ信号処理回路を開発する。ダイヤモンド半導体では、電力増幅器および電源回路についてデバイスから開発する。最終的には、通信速度2.5Mbps以上、積算線量1MGy以上に耐える無線通信用チップセットの試作部品の実現を目指す。
廃炉環境国際共同研究センター; 東北大学*
JAEA-Review 2021-044, 58 Pages, 2022/01
JAEA-Review-2021-044.pdf:3.53MB
日本原子力研究開発機構(JAEA)廃炉環境国際共同研究センター(CLADS)では、令和2年度英知を結集した原子力科学技術・人材育成推進事業(以下、「本事業」という)を実施している。本事業は、東京電力ホールディングス株式会社福島第一原子力発電所の廃炉等をはじめとした原子力分野の課題解決に貢献するため、国内外の英知を結集し、様々な分野の知見や経験を、従前の機関や分野の壁を越えて緊密に融合・連携させた基礎的・基盤的研究及び人材育成を推進することを目的としている。平成30年度の新規採択課題から実施主体を文部科学省からJAEAに移行することで、JAEAとアカデミアとの連携を強化し、廃炉に資する中長期的な研究開発・人材育成をより安定的かつ継続的に実施する体制を構築した。本研究は、研究課題のうち、平成30年度に採択された「アルファダストの検出を目指した超高位置分解能イメージング装置の開発」の令和2年度の研究成果について取りまとめたものである。本研究では、廃炉のある段階から作業員が実際に炉内に立ち入る際に、体内被曝の影響が指摘されるアルファ線を放出する核種を含むダストやデブリについての、形状や核種を観測するための装置や素材の開発を目的としている。さらに、作業員が立ち入る前の高線量率場での分布測定についても計測するための装置や素材についても、その開発を目的とする。令和2年度には、これらの目的に対して、前者は撮像カメラ、エネルギー測定部位、および、それらを統合したシステム開発と実証を行うことができた。また、後者についても、令和元年度に引き続き、新しい赤色・近赤外発光シンチレータ材料の開発と実証試験を行うことができた。
渡辺 恭志*; 武内 伴照; 小沢 治*; 駒野目 裕久*; 赤堀 知行*; 土谷 邦彦
IEEE Transactions on Nuclear Science, 67(8), p.1835 - 1845, 2020/08
被引用回数：3 パーセンタイル：14.01(Engineering, Electrical & Electronic)耐放射線性イメージセンサは、過去数十年にわたって開発されてきた。過去の文献では、電離放射線による照射前後の特性が議論されているものの、照射中の撮像特性について議論したものはものは殆どない。本研究では、新規な耐放射線性ピクセルを開発し、130万画素で18ビットの階調を有するCMOSイメージセンサを確立した。ピクセル領域は数種類のサブタイプで構成されており、これを線量率1kGy/hの条件で積算200kGyまで撮像特性を分析した。その結果、サブタイプの中に暗電流の増加がほとんど見られないものが見出された。一方で、有機カラーフィルタは10kGyで劣化し、新規なカラーフィルタの開発が必要であることが分かった。
渡辺 恭志*; 武内 伴照; 小沢 治*; 駒野目 裕久*; 赤堀 知行*; 土谷 邦彦
Proceedings of 2019 International Image Sensor Workshop (IISW 2019) (Internet), 4 Pages, 2019/06
耐放射線性イメージセンサは、過去数十年にわたって世界中で開発されてきた。これまでのほとんどの論文では、放射線照射前後の特性変化の議論に終始しており、放射線照射中の画質についてはほぼ検討されていない状況であった。我々は、新しいタイプの耐放射線性ピクセルを開発し、130万ピクセルかつ18ビットデジタルのCMOSイメージセンサに仕上げた。ピクセル領域は数種類の異なるサブタイプのセンサーを搭載しており、センサーは1kGy/h以上の線量率で、積算で200kGyまでのガンマ線照射を実施し、照射中の挙動を調べた。その結果、あるサブタイプのピクセルでは、全照射期間で暗電流の増加がほとんどゼロであることが判明した。
織田 忠; 島添 健次*; 高橋 浩之*
Nuclear Instruments and Methods in Physics Research A, 775, p.154 - 161, 2015/03
被引用回数：31 パーセンタイル：89.50(Instruments & Instrumentation)近年の製造技術の進歩により、
線イメージング応用におけるマルチチャネルピクセル検出器の使用が可能になった。線を計測する際に散乱線などの不要な情報を除くためには波高値の取得を行うことが重要である。しかし、チャネル数の上昇に伴い個々のチャネルで信号処理を行うための電子回路数が膨大になるため、回路規模や消費電力の増大が問題になっている。このような問題を回避する方法としてtime over threshold法(ToT法)と呼ばれる信号処理法がある。このToT法は特に医療の分野で非常に注目されている。しかしながら、このToT法は非線形やダイナミックレンジの制約の問題を抱えている。そこで我々はdynamic time over threshold法(dToT法)と呼ばれるあらたな手法を提案した。dToT法とCRRC整形を用いた新たな信号処理システムはToTの非線形性を飛躍的に改善する。Gd
Al
GaO
(GAGG)シンチレータとアバランシェフォトダイオードを用いたテスト回路を用い、
Csと
Naのスペクトルを線形性よく取得した。これらの結果をもとにし、マルチチャネルdToTシステムを組み込んだ新しい特定用途向け集積回路(ASIC)を設計し、Naのスペクトルやシステムの線形性を測定した。
福井 大伸*; 濱口 雅史*; 吉村 尚夫*; 親松 尚人*; 松岡 史倫*; 野口 達夫*; 平尾 敏雄; 阿部 浩之; 小野田 忍; 山川 猛; et al.
Proceedings of 2005 Symposia on VLSI Technology and Circuits, p.222 - 223, 2005/00
65nmノードのCMOSラッチ回路に対しプロトンビームによるソフトエラー加速試験を初めて行い、ソフトエラーレート(SER)のレイアウト依存性を明らかにした。臨界電荷量と電荷収集過程は拡散層サイズに強く依存するため、SERもそれらに対し依存する。拡散層サイズの最適化によりSERを70パーセント減少できることを見いだした。スケーリングの変化とSER劣化との関係において、電源電圧を高くすることでSERの増加を緩和し、劣化を抑制できることがわかった。
m CMOS LSIs福井 大伸*; 濱口 雅史*; 吉村 尚夫*; 親松 尚人*; 松岡 史倫*; 野口 達夫*; 平尾 敏雄; 阿部 浩之; 小野田 忍; 山川 猛; et al.
Proceedings of the 6th International Workshop on Radiation Effects on Semiconductor Devices for Space Application (RASEDA-6), p.169 - 172, 2004/10
近年の半導体製造技術の発展に伴う素子の微細化には、幾つかの問題が存在する。その一つに宇宙線によるソフトエラーの発生増加が挙げられる。ソフトエラーの増加は、システムの不良に直結し、その結果、社会基盤に重大な影響を与えると予想される。今後、性能向上、コストの低減を目的として最小寸法が50nm以下の超微細CMO SLSIの量産を実現するうえで宇宙線に起因するSEU(Single Event Upset)の防止策の確立を図ることは、必要不可欠である。本研究の目的はソフトエラー耐性の高い素子を備えた回路の設計指針を得ることである。この一環としてCMOS素子に、日本原子力研究所高崎研究所のサイクロトロンを用いて、20, 50, 80MeVのプロトン照射を実施し、それぞれのプロトン照射で生じるエラー数と照射量との関係からSEU反転断面積を調べた。その結果、入力レベルが高(High)の時のSEU反転断面積は入力レベルが低(Low)と同じであること、さらにSEU反転断面積は照射エネルギー50MeV近傍で極大値を持つことがわかった。
松田 俊明; 次田 友宣; 大島 貴幸; 坂田 信也; 佐藤 稔; 小岩 素直*; 青柳 哲雄*
Fusion Engineering and Design, 48(1-2), p.99 - 104, 2000/08
被引用回数：7 パーセンタイル：45.62(Nuclear Science & Technology)JT-60データ処理システムは多くの計算機からなり、進展する計算機ネットワーク技術を利用した近代化が進められている。本システムにおいては2つの大きな変更があった。主計算機が最新のCMOS技術を用いた互換機に更新され、ほぼ同一性能で、消費電力及び使用空間が大巾に削減された。又、FDDI付のギガビット・イーサネットのスイッチが導入された。これは、データサーバと主計算機及び多くのデータ収集用ワークステーションの高速接続に使用される予定である。その他、データサーバ,VMEbusを利用した高速データ収集システム,CICU(CAMACインタフェース制御装置)がワークステーションを利用して整備された。
武内 伴照
渡辺 恭志*; 駒野目 裕久*
【課題】電界集中を抑えつつ、半導体界面の空乏化抑制により暗電流抑圧を完全なものとする光検出素子を提供する。 【解決手段】P型の基体領域1と、基体領域1とP-N接合を構成するN型の電荷生成埋込層5と、電荷生成埋込層5に接したP型のシールド層6と、電荷生成埋込層5に接したN+型の電荷読出領域8と、シールド層6に接したフォトゲート絶縁膜4Bと、フォトゲート絶縁膜4Bの電荷読出領域8側の端部上に設けられたN型の緩和領域部14-1と、緩和領域部14-1に連続してフォトゲート絶縁膜4Bの上に設けられたP型の主透明電極層14-2を備える。主透明電極層14-2の電位がシールド層6の表面に及ぼす静電ポテンシャル効果により、シールド層6の表面にP型の電荷をピンニングする。
丸 明史*; 新藤 浩之*; 久保山 智司*; 鈴木 浩一*; 阿部 浩之; 小野田 忍; 牧野 高紘; 大島 武
no journal, ,
近年の宇宙機では、画像処理、高精度位置決定等の目的で、大容量のデータを高速に処理する電子機器が必要とされており、それらで使用される半導体素子に対して、一般民生用部品で適用されている最先端技術に匹敵する微細化が必要とされている。そのような微細プロセスにおいては単発粒子入射による複数トランジスタでの電荷収集(チャージシェアリング)の影響などが発生するため、放射線による影響が非常に顕著になり、これまで有効とされてきた耐放射線回路が必ずしも有効でなくなることが明らかになっている。そこで、宇宙用部品を微細化するにあたり、微細プロセス特有の回路対策が必須となる。本研究は微細プロセスにおける耐放射線強化技術を確立するため、65nm製造プロセスを用いて耐放射線メモリ回路を試作し、カクテルイオンビームを照射することで、シングルイベント耐性を評価した。その結果、チップ正面からの照射ではLET=68.8MeV/(mg/cm
)のXe粒子までビット反転は発生せず高い耐放射線性を有することが確認された。
