Optimization of stencil-based fusion kernels on Tera-flops many-core architectures

テラフロップス級メニーコアアーキテクチャにおけるステンシル演算に基づく核融合コードカーネルの最適化

朝比 祐一   ; Latu, G.*; 伊奈 拓也; 井戸村 泰宏   ; Grandgirard, V.*; Garbet, X.*

Asahi, Yuichi; Latu, G.*; Ina, Takuya; Idomura, Yasuhiro; Grandgirard, V.*; Garbet, X.*

テラフロップス級のメニーコアアーキテクチャにおいて、核融合プラズマコード、GYSELA、GT5Dのカーネル最適化を行った。本研究で用いたアーキテクチャは、アクセラレータ(Xeon Phi、GPU)と最新型のマルチコアCPU (FX100)である。GYSELAカーネルは、セミラグランジアンスキームを用いており、高い演算密度を有する。GYSELAカーネルのXeon Phi上での最適化を通じ、Xeon Phiにおいて有効なコードのベクトル化の重要性を示す。一方、GT5Dカーネルは差分法に用いており、複雑なメモリ読み込みの効率化が欠かせない。GT5DカーネルのGPU上での最適化を通じ、GPU上で有効なshared memoryを用いたメモリアクセスの効率化手法を示す。

We present the optimization of kernels from fusion plasma codes, GYSELA and GT5D, on Tera-flops many-core architectures including accelerators (Xeon Phi, GPU), and a multi-core CPU (FX100). GYSELA kernel is based on a semi-Lagrangian scheme with high arithmetic intensity. Through the optimization of GYSELA kernel on Xeon Phi, we show the importance of the vectorization of a code. For GT5D kernel, which is based on a finite difference scheme, a sophisticated memory access is necessary for attaining high performance. Through the optimization of GT5D kernel on GPUs, we show the effective optimization for memory access with the help of the shared memory.