デジタル低電力高周波系の開発

Development of digital low level rf system

道園 真一郎*; 穴見 昌三*; 片桐 広明*; Fang, Z.*; 松本 利広*; 三浦 孝子*; 矢野 喜治*; 山口 誠哉*; 小林 鉄也

Michizono, Shinichiro*; Anami, Shozo*; Katagiri, Hiroaki*; Fang, Z.*; Matsumoto, Toshihiro*; Miura, Takako*; Yano, Yoshiharu*; Yamaguchi, Seiya*; Kobayashi, Tetsuya

低電力高周波(LLRF)制御をデジタルで処理する最大の利点の1つとして、その柔軟性があげられる。ここ10年くらいで加速器のLLRFシステムにデジタル処理系が加わってきたのは、携帯電話等のデジタル通信,医療系やコンピュータ用の高速処理技術の急速な発展の恩恵を受けているものである。J-PARCリニアックのLLRFシステムではcPCIクレートとFPGAによるデジタルフィードバックシステムを採用し、その運転に成功した。その成果をもとにSTF(ILC建設に向けたKEKの試験加速器施設)におけるLLRFの開発を進めている。本解説では、これまで著者が開発に携わったJ-PARCリニアック及びSTFのデジタルLLRF系を紹介し、今後のデジタル系が適用される将来計画(ILCやERL)についても述べる。

One of the biggest advantages of the digital low level rf (LLRF) system is its flexibility. Owing to the recent rapid progress in digital devices (such as ADCs and DACs) and telecommunication devices (mixers and IQ modulators), digital LLRF system for accelerators becomes popular in these 10 years. The J-PARC linac LLRF system adopted cPCI crates and FPGA based digital feedback system. After the successful operation of J-PARC linac LLRF system, we developed the STF (ILC test facility in KEK) LLRF system. The future R&D projects (ILC and ERL) are also described from the viewpoints of LLRF.