Estimation of muon-induced SEU rates for 65-nm bulk and UTBB-SOI SRAMs

65nmバルクSRAMおよびUTBB-SOISRAMに対するミューオン起因SEU率の評価

真鍋 征也*; 渡辺 幸信*; Liao, W.*; 橋本 昌宜*; 安部 晋一郎   

Manabe, Seiya*; Watanabe, Yukinobu*; Liao, W.*; Hashimoto, Masanori*; Abe, Shinichiro

宇宙線起因ソフトエラーは、地上の電子機器にとって大きな脅威であることが知られている。近年は、電子機器のソフトエラー耐性の低下に伴い、宇宙線ミューオン起因ソフトエラーが注目されている。これまでの研究では、正ミューオンのみに関する照射試験やシミュレーション結果からソフトエラー発生率(SER)が予測されていた。本論文では、65nmバルクおよびUTBB-SOI SRAMに対するミューオン起因SEU率を、負ミューオンと正ミューオンの両方の実験値を用いて評価した。実験の結果、バルクSRAMの負ミューオン起因SEU断面積は、UTBB-SOIよりも著しく大きいことが判明した。またPHITSシミュレーションと実験結果より地上でのミューオン起因SERを推定した結果、建屋1階におけるミューオン起因SERは中性子起因SERの10%であることを明らかにした。

Cosmic ray-induced soft errors have been recognized as a major threat for electronics used at ground level. Recently, cosmic-ray muon-induced soft errors have received much attention due to the reduction of soft error immunity on SRAMs. In the previous studies, muon-induced soft error rates (SERs) for various technology devices were predicted with only the positive muon irradiation tests and simulation. In this paper, the muon-induced SEU rates for the 65-nm bulk and UTBB-SOI SRAMs are estimated by using the experimental data of both negative and positive muons. The experimental results showed that the negative muon SEU cross sections for the bulk SRAM are significantly larger than those for the UTBB-SOI. Estimation of muon-induced SEU rates at ground level was performed using PHITS with the experimental results. The muon-induced SER on the first floor of the building was estimated to be at most 10% of the neutron-induced SER on the same floor.