Effects of the surface condition of the substrates on the electrical characteristics of 4H-SiC MOSFETs

4H-SiC MOSFETsの電気特性に及ぼす基板表面状態の効果

大島 武; 小野田 忍; 鎌田 透*; 堀田 和利*; 河田 研治*; 江龍 修*

Oshima, Takeshi; Onoda, Shinobu; Kamada, Toru*; Hotta, Kazutoshi*; Kawata, Kenji*; Eryu, Osamu*

炭化ケイ素(SiC)デバイスに最適な基板研磨技術の探索研究の一環として、表面状態の異なる六方晶(4H)SiC上に金属-酸化膜-半導体電界効果トランジスタ(MOSFET)を作製し、電気特性と表面状態の関係を調べた。3又は1/4粒径ダイヤモンドによる機械研磨(MP),化学機械研磨(CMP)により異なる表面状態を作製した。サブシュレッショールド領域のドレイン電流の漏れを評価したところCMPのものは10Aオーダーであるのに対しMPのものは表面平坦度の低下とともに漏れ電流が大きくなることが判明した。また、表面平坦度の低下とともにゲート酸化膜の耐圧が低下すること、しきい値電圧が増加することも併せて見いだされた。酸化膜耐圧は結晶表面欠陥に敏感であること、しきい値電圧は深い界面準位に影響されることから、表面平坦度の低下は結晶欠陥や界面準位の原因となることが推測され、高品質デバイス作製には表面平坦度の高い結晶が必要であると帰結できた。

Metal Oxide Semiconductor Field Effect Transistors (MOSFETs) were fabricated on p-type epitaxial 4H-SiC substrates with different surface conditions. These electrical characteristics were compared from a point of view of the surface condition. The MOSFETs on Chemical Mechanical Polished substrates showed the drain current of the order of 10 A at a gate voltage of zero. The drain current increased with increasing the surface roughness of substrates. With decreasing the surface roughness of substrates, the values of the threshold voltage decreased and the quality of gate oxide became better.