Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
大島 武; 小野田 忍; 鎌田 透*; 堀田 和利*; 河田 研治*; 江龍 修*
Materials Science Forum, 615-617, p.781 - 784, 2009/00
炭化ケイ素(SiC)デバイスに最適な基板研磨技術の探索研究の一環として、表面状態の異なる六方晶(4H)SiC上に金属-酸化膜-半導体電界効果トランジスタ(MOSFET)を作製し、電気特性と表面状態の関係を調べた。3又は1/4
粒径ダイヤモンドによる機械研磨(MP),化学機械研磨(CMP)により異なる表面状態を作製した。サブシュレッショールド領域のドレイン電流の漏れを評価したところCMPのものは10
Aオーダーであるのに対しMPのものは表面平坦度の低下とともに漏れ電流が大きくなることが判明した。また、表面平坦度の低下とともにゲート酸化膜の耐圧が低下すること、しきい値電圧が増加することも併せて見いだされた。酸化膜耐圧は結晶表面欠陥に敏感であること、しきい値電圧は深い界面準位に影響されることから、表面平坦度の低下は結晶欠陥や界面準位の原因となることが推測され、高品質デバイス作製には表面平坦度の高い結晶が必要であると帰結できた。
堀田 和利*; 鎌田 透*; 河田 研治*; 江龍 修*; 大島 武
no journal, ,
炭化ケイ素(SiC)基板の表面加工状態がエピタキシャル成長後の結晶表面に及ぼす影響を明らかにするため、加工状態の異なる2インチn型4H-SiC基板を作製し、これらの基板上にp型の4H-SiCエピタキシャル膜を化学気相法(CVD)により成長させた。エピタキシャル膜成長前後の表面状態を原子間力顕微鏡(AFM)と微分干渉顕微鏡を用いて評価したところ、エピタキシャル膜の表面に基板の加工欠陥が原因で発生したと考えられるキャロット等の特有の欠陥が観察されることが明らかとなった。以上の結果より、エピタキシャル成長前の加工状態はエピタキシャル膜成長後も引き継がれ、加工キズ等はエピタキシャル膜の品質に強い影響を与えると結論できた。
大島 武; 小野田 忍; 堀田 和利*; 鎌田 透*; 河田 研治*; 江龍 修*
no journal, ,
炭化ケイ素(SiC)基板の表面状態がデバイス特性に与える影響を調べるために、異なる表面平坦度を有する六方晶(4H)SiCエピ基板上に作製した金属-酸化膜-半導体電界効果トランジスタ(MOSFET)の電気特性の差異を調べた。異なる径のダイヤモンドスラリーによる機械研磨で二種類(3MP, 1.4MP)と、コロイダルシリカによる化学機械研磨により仕上げを行った基板(CMP2)、さらに、比較のため市販のCMP仕上げ基板(CMP1)の4種類の異なる表面状態を有する4H-SiC基板を用意した。原子間力顕微鏡(AFM)により基板表面を観察し、表面粗さ(Rms)を調べたところ、3MP, 1/4MP, CMP1及びCMP2は、それぞれ、6.83, 1.43, 0.070及び0.077nmであった。次に、これらの基板上に化学気相成長(CVD)法によりp型エピ膜を堆積した。エピ膜成長後の表面のRmsは、3MP, 1/4MP, CMP1及びCMP2で、それぞれ8.47, 0.906, 0.296及び0.260nmであった。これらのエピ基板上にMOSFETを作製し、電気特性を評価した結果、Rmsが大きな試料ほど酸化膜のリーク電流が大きく、絶縁破壊の耐電圧も低いことが判明した。以上より、基板表面状態はMOSFET特性に影響し、平坦度の良い基板を作製することが高い特性を示すMOSFETの作製に必要であると帰結できた。
大島 武; 小野田 忍; 堀田 和利*; 鎌田 透*; 河田 研治*; 江龍 修*
no journal, ,
炭化ケイ素(SiC)デバイス作製プロセスの最適化を目的に、デバイス作製プロセスの出発点といえる基板研磨技術がデバイス特性に与える影響に着目し、異なる表面粗さを持つ六方晶(4H)SiC基板上に作製したMOSFETの電気特性について調べた。2インチ4H-SiC基板を用い、3mのダイヤモンドスラリーにより機械研磨(3MP)、さらに1/4mで機械研磨(1/4MP),コロイダルシリカによる化学機械研磨を行った試料(CMP)を作製した。原子間力顕微鏡(AFM)観察により、3MP, 1/4MP, CMPのRmsを求めたところ、それぞれ、6.83, 1.43及び0.077nmであった。次に、化学気相成長法を用いて同一条件でp型エピ膜を堆積したところ、エピ膜成長後の表面のRmsは、3MP, 1/4MP及びCMPで、それぞれ8.47, 0.906及び0.260nmであった。これらエピ基板1/4部分に150個程度のMOSFETを同一条件で作製し、しきい値電圧(V
)を測定した。Vの理想値は2.8Vであり、いずれのMOSFETも理想値より大きい値であったが、表面平坦度がよくなるに従い6.73Vから5.19Vと理想値に近づく結果となった。また、分布は3MPでは
0.77Vであるが、CMPでは0.51Vと表面平坦度がよくなるに従い分布幅も小さくなった。以上より、基板の表面平坦度の向上はMOSFET特性の向上につながることが判明した。
田中 弥生*; 堀田 和利*; 鎌田 透*; 河田 研治*; 大島 武; 江龍 修*
no journal, ,
炭化ケイ素(SiC)基板を形状加工しながら最表面まで単結晶状態とし、かつ、均質な原子ステップで構成される面を形成し、ショットキーダイオード(SBD)によりその特性を評価した。部分的に耐圧が低い箇所が見いだされたが、それが基板起因であるのか、形状加工過程にあるのかを調べるため、ラッピング工程における基板のSBD特性を調べた。特にダイヤモンド加工工程で生じるスクラッチが基板潜傷となり、リーク原因となる可能性に着目し実験を行った。半絶縁性六方晶(4H)SiC表面を粒径3mとそれに続く1/4mのダイヤモンドスラリーで加工し、その面上に直径4mmのショットキー電極を作製し、耐圧評価を行った。SBDの逆方向特性を測定した結果、1/4mダイヤモンド仕上げ面は以前調べた化学機械研磨(CMP)仕上げ面に比べて一桁多いリーク電流が観測されたが、1.2KVの範囲ではブレークしないことが明らかとなった。しかし、3mダイヤモンド仕上げ面では、大きくリークした箇所が観測された。このことより、表面に残存する深いスクラッチがSBDのブレーク起因となる可能性があり、かつ、CMP面と比較することにより、1/4m研磨での浅いスクラッチであってもリーク電流を増大させることが判明した。
堀田 和利*; 鎌田 透*; 河田 研治*; 江龍 修*; 大島 武
no journal, ,
市販されている炭化ケイ素(SiC)基板は、デバイスを作製する(0001)Si面がメカノケミカルポリシング(CMP)面、裏面の(000-1)C面がメカニカルポリシング(MP)面となっている。この表裏の加工状態の差は、基板表面に応力差を生じさせ、基板形状を悪化させる原因となる。今後のSiC基板大口径化や量産化においては、基板形状の高精度化は必須となると考えられ、基板表裏をCMP面とする必要があるが、現在は(0001)Si面及び(000-1)C面の性質の違いから、片面ごとにCMPすることしかできず、加工に長時間を必要とする問題がある。そこで本研究では、加工時間の短縮並びに基板形状の高精度化を目的に、(0001)Si面及び(000-1)C面を同時にCMPできる技術の開発を試みた。実験には両面研磨機(浜井産業製6BN)を用い、加工圧及び定盤回転数を346g/cm
及び40rpmとした。研磨後、表面粗さを原子間力顕微鏡にて評価したところ、表面にスクラッチやピットがないことが観察され、表面粗さRaは0.1nm以下であり、良好な平坦度を有する面であることが確認された。