Soft-error rate in a logic LSI estimated from SET pulse-width measurements

SET電圧パルス幅測定結果を用いた論理LSIにおけるソフトエラー率の推定

牧野 高紘; 小林 大輔*; 廣瀬 和之*; 高橋 大輔*; 石井 茂*; 草野 将樹*; 小野田 忍; 平尾 敏雄; 大島 武

Makino, Takahiro; Kobayashi, Daisuke*; Hirose, Kazuyuki*; Takahashi, Daisuke*; Ishii, Shigeru*; Kusano, Masaki*; Onoda, Shinobu; Hirao, Toshio; Oshima, Takeshi

論理LSIにおける放射線起因のソフトエラー率を、放射線によって論理LSIを構成する論理素子内に誘起されるシングルイベントトランジェント(SET)電圧パルス幅の測定結果より推定した。実験には0.2-m FD-SOI(Fully Depleted Silicon on Insulator)技術を用いたNOT回路又はNOR回路を用い、322MeV Krイオン照射により得られたSETパルス幅の実測を行った。測定結果と回路構成を考慮した理論解析を用い論理LSIにおけるソフトエラー率を推定した。その結果、論理LSIにおける放射線起因のソフトエラー率を直接測定した結果と一致し、本手法の妥当性を検証できた。

SET-induced soft-error rates (s) of logic LSIs are estimated from SET pulse-widths measured in logic cells used in logic LSIs. The estimated rates are consistent with directly measured s for logic LSIs.