完全空乏型SOI技術を用いたPLLクロック生成器におけるシングルイベントノイズパルスの測定

Single event transient pulse measurement on a PLL fabricated with FD-SOI technology

小林 大輔*; 星野 英二郎*; 柴田 優一*; 梯 友哉*; 廣瀬 和之*; 牧野 高紘; 大島 武

Kobayashi, Daisuke*; Hoshino, Eijiro*; Shibata, Yuichi*; Kakehashi, Yuya*; Hirose, Kazuyuki*; Makino, Takahiro; Oshima, Takeshi

CPU(Central Processing Unit)を高速動作させるためのクロック信号は位相同期回路PLL(Phase-Locked Loop)によって供給される。回路を構成するトランジスタに放射線が当たると過渡電圧パルスが発生し、出力クロック信号の周期が許容不可能なほど変動するというエラーが懸念されるため、宇宙のような放射線環境下でCPUを高速動作させるにはPLLの放射線耐性を把握する必要がある。PLLはアナログ回路部とデジタル回路部の2つの回路によって構成されており、本研究では、どちらの回路が放射線誘起エラーに敏感かの特定を試みた。耐放射線対策なし、アナログ部にだけ耐放射線対策、デジタル部にだけ耐放射線対策を施した3種類のPLLを用いて検証した結果、アナログ部での放射線応答がエラーの大部分を占めていることが明らかとなった。

no abstracts in English