Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
星野 英二郎*; 小林 大輔*; 牧野 高紘; 大島 武; 廣瀬 和之*
Proceedings of 10th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications (RASEDA-10) (Internet), p.130 - 133, 2012/12
CPUを動かすためのクロック信号は、アナログ部分とデジタル部分を持ったフィードバック回路からなる位相同期回路PLL(Phase-Locked Loop)によって供給される。放射線環境下でCPUを使うにはPLLの放射線耐性を確保する必要がある。われわれは0.2
mのFDプロセスのSOI(Silicon On Insulator)基板を用い、アナログ部分の冗長化、デジタル部分の段積み化を組合せて耐放射線化を施したSOI-PLLを設計・試作した。本研究ではTIARAサイクロトロンを用い重イオン線照射試験を行い放射線耐性を検証した。誤動作数から算出した反応断面積と、LETの関係から、飽和断面積は4
10
cm
程度であり冗長化が有効に機能していることが見いだされた。飽和断面積の絶対値に関しては回路シミュレーションの結果より約2桁大きいことが判明した。この違いはシミュレーションで採用した放射線照射位置と周波数の仮定に起因すると考えられ、今後のさらなるエラー波形解析が必要といえる。
星野 英二郎*; 小林 大輔*; 廣瀬 和之*; 牧野 高紘; 大島 武
no journal, ,
CPUを動かすためのクロック信号は位相同期回路PLL(Phase-locked loop)によって供給される。PLLは、アナログ部分とデジタル部分を持ったフィードバック回路である。放射線環境下でCPUを使うにはPLLの放射線耐性を確保する必要がある。われわれは0.2mのFDプロセスのSOI基板、アナログ部分の冗長化、デジタル部分の段積み化を組合せて耐放射線化を施したSOI-PLLを設計・試作した。これまでに、そのシミュレーション結果を報告している。本研究では加速器を用いた重イオン線照射試験を行って放射線耐性を測定した。誤動作数から算出した反応断面積と、LETの関係から、飽和断面積は410cm程度であった。そして、冗長化の段階にほとんど依存していなかった。つまりシミュレーションと違って冗長化が有効に働いていないと言える。飽和断面積の値に目を向ければ回路シミュレーションの結果より約2桁大きく乖離している。これらの違いはシミュレーションで採用した仮定に起因すると考えられる。すなわち、放射線照射場所と周波数の違いがもたらしたと考えられる。さらなる測定や、エラー波形の解析が原因究明に必要である。
m FD-SOIプロセスで作られた位相同期回路の放射線耐性評価星野 英二郎*; 柴田 優一*; 小林 大輔*; 梯 友哉*; 牧野 高紘; 大島 武; 廣瀬 和之*
no journal, ,
CPU(Central Processing Unit)を高速動作させるためのクロック信号は位相同期回路PLL(Phase-Locked Loop)によって供給される。回路を構成するトランジスタに放射線が当たると過渡電圧パルスが発生し、出力クロック信号の周期が許容不可能なほど変動するというエラーが懸念されており、宇宙のような放射線環境下でCPUを高速動作させるにはPLLの放射線耐性を確保する必要がある。われわれは、これまでのシミュレーション結果から、MOS(Metal Oxide Semiconductor)キャパシタの存在がエラー断面積に大きく寄与すると考えた。そこで、MOSキャパシタがエラー断面積を持つことを確かめるため、0.2-m FD-SOIプロセスによる耐放射線化技術を利用したPLLを設計・試作し、加速器を用いた重イオン線照射時における、MOSキャパシタ前後の出力波形を測定した。その結果は、予想通りMOSキャパシタの存在がエラー断面積に大きく寄与することが明らかになった。
小林 大輔*; 星野 英二郎*; 柴田 優一*; 梯 友哉*; 廣瀬 和之*; 牧野 高紘; 大島 武
no journal, ,
CPU(Central Processing Unit)を高速動作させるためのクロック信号は位相同期回路PLL(Phase-Locked Loop)によって供給される。回路を構成するトランジスタに放射線が当たると過渡電圧パルスが発生し、出力クロック信号の周期が許容不可能なほど変動するというエラーが懸念されるため、宇宙のような放射線環境下でCPUを高速動作させるにはPLLの放射線耐性を把握する必要がある。PLLはアナログ回路部とデジタル回路部の2つの回路によって構成されており、本研究では、どちらの回路が放射線誘起エラーに敏感かの特定を試みた。耐放射線対策なし、アナログ部にだけ耐放射線対策、デジタル部にだけ耐放射線対策を施した3種類のPLLを用いて検証した結果、アナログ部での放射線応答がエラーの大部分を占めていることが明らかとなった。