Bias temperature instability characterization of advanced gate stacks

先端ゲートスタックにおけるバイアス温度不安定性

藤枝 信次*; 寺井 真之*; 西藤 哲史*; 戸田 昭夫*; 三浦 喜直*; Liu, Z.*; 寺岡 有殿; 吉越 章隆 ; Wilde, M.*; 福谷 克之*

Fujieda, Shinji*; Terai, Masayuki*; Saito, Motofumi*; Toda, Akio*; Miura, Yoshinao*; Liu, Z.*; Teraoka, Yuden; Yoshigoe, Akitaka; Wilde, M.*; Fukutani, Katsuyuki*

先端CMOSのバイアス温度不安定性に関する著者らの研究成果を招待講演で紹介する。25-nm SiOから1.8-nmプラズマ窒化SiON, 1.6-nm HfSiON high-k, 1.5-nm Ni-full-silicide/HfSiONまでというようにゲートスタックがスケーリングされるにつれ、負/正バイアス温度不安定性の原因として不純物,界面ストイキオメトリ,応力等の新しい化学的・物理的要因が現れてきたことを指摘する。

In order to find how bias temperature instability occurs in advanced gate stacks, we will review experimental results of our investigation on SiO, plasma-nitrided SiON, HfSiON and HfSiON with Ni-silicide electrodes. It thus seems that we need to clarify and control the chemical and physical influences on the insulator bulk and the insulator/Si interface caused by newly incorporated materials and process technologies, in order to ensure the reliability of bias temperature instability for advanced gate stacks.