検索対象:     
報告書番号:
※ 半角英数字
 年 ~ 
 年

DICE-based flip-flop with SET pulse discriminator on a 90 nm bulk CMOS process

90nmバルクCMOSプロセスによるSETパルス排除回路付きDICEベースフリップフロップ回路

丸 明史*; 新藤 浩之*; 海老原 司*; 槇原 亜紀子*; 平尾 敏雄; 久保山 智司*

Maru, Akifumi*; Shindo, Hiroyuki*; Ebihara, Tsukasa*; Makihara, Akiko*; Hirao, Toshio; Kuboyama, Satoshi*

近年の微細化プロセス用を用いて作製された半導体回路は、放射線に対して非常に敏感になってきている。この問題を解決するため、シングルイベント誤動作(SET)に対して特に強いとされているメモリ回路であるDICE(Dual Interlocked Storage Cell)を基本にしたSET対策付きフリップフロップを、90nmバルクCMOSプロセスを用いて設計し、SET耐性について、現行のTMR(Triple Modular Redundant)との比較を行った。その結果、DICE回路は、TMRと同等のSET耐性を維持しつつ、小面積化が図れるという特長があることが明らかとなった。また、同プロセスにてDICEベースのSET対策付きラッチ回路を搭載したTEGデバイスを製造し、耐性評価を実施した。TIARA施設のカクテルビームを用いて、イオン入射角度依存性を調べたところ、ある限定した角度照射において、放射線感度が非常に高くなるという新たな現象が見いだされた。

no abstracts in English

Access

:

- Accesses

InCites™

:

パーセンタイル:62.12

分野:Engineering, Electrical & Electronic

Altmetrics

:

[CLARIVATE ANALYTICS], [WEB OF SCIENCE], [HIGHLY CITED PAPER & CUP LOGO] and [HOT PAPER & FIRE LOGO] are trademarks of Clarivate Analytics, and/or its affiliated company or companies, and used herein by permission and/or license.