Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
Initialising ...
槙原 亜紀子*; 横瀬 保*; 土屋 義久*; 宮崎 良雄*; 阿部 浩之; 新藤 浩之*; 海老原 司*; 丸 明史*; 森川 剛一*; 久保山 智司*; et al.
IEEE Transactions on Nuclear Science, 60(1), p.230 - 235, 2013/02
被引用回数：6 パーセンタイル：42.36(Engineering, Electrical & Electronic)デジタル回路において放射線耐性を飛躍的に向上させる技術として既に確立されているRadiation Hardening By Design (RHBD)技術の一つであるSOIトランジスタペアをカレントミラー回路等のアナログ回路にも拡大可能であることを検証した。具体的にはそのアナログ回路を適用したPLL回路を実際に作製し、TIARAサイクロトロン加速器を用いてイオン照射を実施した。その結果すぐれた耐放射線性を有することを確認した。
槇原 亜紀子*; 横瀬 保*; 土屋 義久*; 谷 幸一*; 森村 忠昭*; 阿部 浩之; 新藤 浩之*; 海老原 司*; 丸 明史*; 森川 剛一*; et al.
Proceedings of 10th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications (RASEDA-10) (Internet), p.119 - 122, 2012/12
これまでおもにディジタル回路へ使用していたSOI(Silicon On Insulator)とペアのトランジスタを配置する冗長化技術を活用したアナログ回路用の新たなRHBD(Radiation Hardening By Design)技術を提案して、PLL(Phase-Locked Loop)等のアナログ回路へ応用することで、その耐放射線の向上を検討した。この技術は、従来の三重の冗長系を組むRHBD技術に比べ、非常にシンプルであるとともに電力消費や面積増大の損失も比較的少ないという特徴を持つ。このRHBD技術を600MHz、0.15
m技術でFD(Fully Depleted)SOI基板上に作製したPLLに適用したところ、LET(Linear Energy Transfer)が68.9MeV/(mg/cm
)という高い値でも誤動作を生じないことが実証された。
久保山 智司*; 丸 明史*; 池田 直美*; 平尾 敏雄; 田村 高志*
IEEE Transactions on Nuclear Science, 57(6), p.3257 - 3261, 2010/12
被引用回数：20 パーセンタイル：77.72(Engineering, Electrical & Electronic)パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)は人工衛星等の電源機器を構成するうえで不可欠な電子デバイスである。最近のLSIの高集積化によって3.3V以下の低電圧電源が必要となっており、現在、この電圧範囲でより高効率な動作が可能なトレンチ型パワーMOSFETの宇宙適用が検討されている。トレンチ型パワーMOSFETでは、単発の重イオン入射によって特性が大きく劣化する現象が発見されているが、カクテルイオンを用いた照射試験を行い、パワーMOSFETの閾値電圧の変化を解析した結果、この現象が微細領域におけるトータルドーズ効果の結果として発生することが明らかとなった。
丸 明史*; 新藤 浩之*; 海老原 司*; 槇原 亜紀子*; 平尾 敏雄; 久保山 智司*
IEEE Transactions on Nuclear Science, 57(6), p.3602 - 3608, 2010/12
被引用回数：13 パーセンタイル：63.99(Engineering, Electrical & Electronic)近年の微細化プロセス用を用いて作製された半導体回路は、放射線に対して非常に敏感になってきている。この問題を解決するため、シングルイベント誤動作(SET)に対して特に強いとされているメモリ回路であるDICE(Dual Interlocked Storage Cell)を基本にしたSET対策付きフリップフロップを、90nmバルクCMOSプロセスを用いて設計し、SET耐性について、現行のTMR(Triple Modular Redundant)との比較を行った。その結果、DICE回路は、TMRと同等のSET耐性を維持しつつ、小面積化が図れるという特長があることが明らかとなった。また、同プロセスにてDICEベースのSET対策付きラッチ回路を搭載したTEGデバイスを製造し、耐性評価を実施した。TIARA施設のカクテルビームを用いて、イオン入射角度依存性を調べたところ、ある限定した角度照射において、放射線感度が非常に高くなるという新たな現象が見いだされた。
池田 直美*; 久保山 智司*; 丸 明史*; 平尾 敏雄; 阿部 浩之; 田村 高志*
Proceedings of 9th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications (RASEDA-9), p.163 - 166, 2010/10
トレンチ構造パワーMOSFETは従来構造品よりも高性能であるが、1粒子の重イオンの入射によりマイクロドーズ効果に起因する大きな劣化がみられる。本研究では、重イオン照射実験を行ってマイクロドーズ効果を測定し、劣化を特徴付ける実験的パラメータを抽出した。マイクロドーズ効果は、溝型ゲートの壁面付近に壁面に沿って垂直にイオンが入射した際に影響が最大となることが判明した。複数の重イオンの垂直入射を行った試験データから、イオンの軌跡に沿って発生するマイクロドーズの影響範囲(等価的な幅及び長さ)及び等価ドーズ量を抽出することに成功した。その結果、イオンのLETが大きくなるとマイクロドーズ効果が影響を及ぼす等価長さがゲート酸化膜厚に近づき、1イオン粒子で大きな劣化が引き起こされることが判明した。また、これらのパラメータはシリコンの物性パラメータを用いてシミュレーションしたドーズプロファイルの結果とほぼ一致することがわかった。
丸 明史*; 久保山 智司*; 新藤 浩之*; 海老原 司*; 槇原 亜紀子*; 平尾 敏雄; 田村 高志*
Proceedings of 9th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications (RASEDA-9), p.64 - 67, 2010/10
近年の微細化プロセスを用いて作製された半導体回路は、放射線に対して非常に敏感になってきている。この問題を解決するためシングルイベント誤動作(SET)に対して特に強いとされているメモリ回路であるDICE(DualInterlocked Storage Cell)を基本にしたSET対策付きフリップフロップを、90nmバルクCMOSプロセスを用いて設計し、従来のTMR(Triple Modular Redundant)技術と動作速度・面積について比較を行った。その結果、TMRとDICE回路を、同等のSET耐性を持つように設計した場合、DICEはTMRよりも動作速度・面積ともにアドバンテージがあることが明らかとなった。また、同プロセスにてDICEベースのSET対策付きラッチ回路を搭載したTEGデバイスを製造し耐性の放射線照射試験を実施した。TIARA施設のカクテルビームを用いてイオン入射角度依存性を調べたところ、ある限定した角度照射において、放射線感度が非常に高くなるという現象が見いだされた。
m SOI-ASIC耐放射線強化論理セルライブラリの開発と評価新藤 浩之*; 丸 明史*; 久保山 智司*; 小野田 忍; 平尾 敏雄; 大島 武
no journal, ,
宇宙航空研究開発機構においては、論理セルライブラリとして、42種類の順序回路,293種類の組合せ回路,I/O部回路,メモリ回路から構成される、宇宙用SOI(Silicon on Insulator)-ASIC(Application Specific Integrated Circuit)の開発を進めている。これらを構築するために必要となるLatch回路,Flip/Flop回路,SRAM回路を搭載した評価用チップに対してイオン照射実験を行った。D-Flip/FLop回路に対するXeイオン照射試験の結果から、回路内部のインバータループ部は非常に高い耐放射線性を示すことがわかった。しかし、内部クロックバッファで発生したSET(Single Event Transient)起因のSEU(Single EventUpset)が観測されたことから、当該部分に対して、耐放射線性強化技術を施す必要があることが明らかとなった。
丸 明史*; 久保山 智司*; 新藤 浩之*; 池田 直美*; 田村 高志*; 平尾 敏雄; 阿部 浩之; 小野田 忍; 牧野 高紘; 大島 武
no journal, ,
近年の微細化,高集積化の要求に伴い、100nm以下の超微細製造プロセスを用いた集積回路の開発が進められている。このような高集積回路においては、SEUやSETなどの放射線影響が非常に顕著に現れる。このような放射線影響に対する対策として考えられているのが2つの記憶ノードでデータを保持するDICEセルである。しかしながら非常に優れた放射線耐性を持つといわれているDICE回路においても1発の放射線によって2つの記憶ノードが同時に反転してしまう現象によってシングルイベントが発生するという報告がある。本研究では90nmバルクCMOSプロセスの宇宙適用性をより正確に評価するために、DICEを用いたメモリ回路の耐放射線性についてTIARA施設のカクテルビームを用いて放射線試験を実施した。放射線試験の結果、正面照射では発生しなかったエラーが斜め入射による照射をすることによってエラーが発生することが確認された。
丸 明史*; 新藤 浩之*; 久保山 智司*; 鈴木 浩一*; 阿部 浩之; 小野田 忍; 牧野 高紘; 大島 武
no journal, ,
近年の宇宙機では、画像処理、高精度位置決定等の目的で、大容量のデータを高速に処理する電子機器が必要とされており、それらで使用される半導体素子に対して、一般民生用部品で適用されている最先端技術に匹敵する微細化が必要とされている。そのような微細プロセスにおいては単発粒子入射による複数トランジスタでの電荷収集(チャージシェアリング)の影響などが発生するため、放射線による影響が非常に顕著になり、これまで有効とされてきた耐放射線回路が必ずしも有効でなくなることが明らかになっている。そこで、宇宙用部品を微細化するにあたり、微細プロセス特有の回路対策が必須となる。本研究は微細プロセスにおける耐放射線強化技術を確立するため、65nm製造プロセスを用いて耐放射線メモリ回路を試作し、カクテルイオンビームを照射することで、シングルイベント耐性を評価した。その結果、チップ正面からの照射ではLET=68.8MeV/(mg/cm
)のXe粒子までビット反転は発生せず高い耐放射線性を有することが確認された。
