DICE based flip-flop with SET pulse discriminator on a 90 nm bulk CMOS process

90nmバルクCMOSプロセスによるSETパルス排除回路付きDICEベースフリップフロップ回路

丸 明史*; 久保山 智司*; 新藤 浩之*; 海老原 司*; 槇原 亜紀子*; 平尾 敏雄; 田村 高志*

Maru, Akifumi*; Kuboyama, Satoshi*; Shindo, Hiroyuki*; Ebihara, Tsukasa*; Makihara, Akiko*; Hirao, Toshio; Tamura, Takashi*

近年の微細化プロセスを用いて作製された半導体回路は、放射線に対して非常に敏感になってきている。この問題を解決するためシングルイベント誤動作(SET)に対して特に強いとされているメモリ回路であるDICE(DualInterlocked Storage Cell)を基本にしたSET対策付きフリップフロップを、90nmバルクCMOSプロセスを用いて設計し、従来のTMR(Triple Modular Redundant)技術と動作速度・面積について比較を行った。その結果、TMRとDICE回路を、同等のSET耐性を持つように設計した場合、DICEはTMRよりも動作速度・面積ともにアドバンテージがあることが明らかとなった。また、同プロセスにてDICEベースのSET対策付きラッチ回路を搭載したTEGデバイスを製造し耐性の放射線照射試験を実施した。TIARA施設のカクテルビームを用いてイオン入射角度依存性を調べたところ、ある限定した角度照射において、放射線感度が非常に高くなるという現象が見いだされた。

no abstracts in English