90nmバルクCMOSプロセスの宇宙適用性の研究

Feasibility study on a 90 nm bulk CMOS process for applicability to space environments

丸 明史*; 久保山 智司*; 新藤 浩之*; 池田 直美*; 田村 高志*; 平尾 敏雄; 阿部 浩之; 小野田 忍; 牧野 高紘; 大島 武

Maru, Akifumi*; Kuboyama, Satoshi*; Shindo, Hiroyuki*; Ikeda, Naomi*; Tamura, Takashi*; Hirao, Toshio; Abe, Hiroshi; Onoda, Shinobu; Makino, Takahiro; Oshima, Takeshi

近年の微細化,高集積化の要求に伴い、100nm以下の超微細製造プロセスを用いた集積回路の開発が進められている。このような高集積回路においては、SEUやSETなどの放射線影響が非常に顕著に現れる。このような放射線影響に対する対策として考えられているのが2つの記憶ノードでデータを保持するDICEセルである。しかしながら非常に優れた放射線耐性を持つといわれているDICE回路においても1発の放射線によって2つの記憶ノードが同時に反転してしまう現象によってシングルイベントが発生するという報告がある。本研究では90nmバルクCMOSプロセスの宇宙適用性をより正確に評価するために、DICEを用いたメモリ回路の耐放射線性についてTIARA施設のカクテルビームを用いて放射線試験を実施した。放射線試験の結果、正面照射では発生しなかったエラーが斜め入射による照射をすることによってエラーが発生することが確認された。

no abstracts in English